Устройство для умножения

.Евстигнеев 88.8)видетельство СССР06 Г 7/52, 1970,идетельство СССР06 Г 7/52, 1970. УДАРСТВЕИНЫЙ КОМИТЕТ СССРДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИИ(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ(57) Изобретение относится к области вычислительной техники и можетбыть использовано для построениябыстродействующих арифметическихустройств, работающих, например, впозиционно-остаточной системе счисления, Цель изобретения - повышениебыстродействия. Устройство содержитрегистр множителя, регистр множимого, группу умножителей, коммутатори накапливающий сумматор и соответствующие связи. 1 з.п. ф-лы, 1 ил.75432 3 теля, накапливающий сумматор, ( в -)и+1 202умножителей (и - разрядность множимого) и коммутатор, причем выходы накапливающего сумматора являются выходами реэультата устройства, входуправления сдвигом регистра множителя соединен с первым тактовым входомустройства, вход управления сдвигомнакапливающего сумматора соединен свторым тактовым входом устройства,1 2Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих арифметических устройств работающих, например, в поэиционноостаточной системе счисления (ПОС).Цель изобретения - повышениебыстродействия.На чертеже представлена схемаустройства для умножения.Устройство содержит регистр 1множителя, регистр 2 множимого,умножители 3, коммутатор 4, накапливающий сумматор 5. Регистр 1 содержит разряды 6. Регистр 2 содержит разряды 7, Накапливающий сумматор 5 содержит комбинационный сумматор 8 и регистр 9, Сумматор 8 имеетразряды 1 О. Регистр 9 имеет разряды11. Устройство имеет тактовые входы12-16, а также вход 17 обнуления,входы 18 и 19 множимого и множителя,выходы 20 и 21 результата.Работа устройства начинается поуправляющему сигналу, подаваемомупо входу 17 и сбрасывающему регистр9 в нуль. Затем операнды А и В повходам 19 заносятся в регистры 2 и 1.На входы умножителей 3 подаются разряды множимого А и один (младший)разряд множителя В, Каждый умножитель 3 формирует произведение в видедвух цифр: старшего разряда и младшего разряда. Поскольку сначала формируются младшие разряды произведения, то они управляющим сигналом по,входу 13 передаются через коммутатор4 на входы соответствующих разрядовсумматора 8, на вторых входах которых пока нули, Образовавшаяся в сумматоре 8 частичная сумма управляющимсигналом, подаваемьк по входу 16,заносится в старшие разряды сдвигового регистра 9. После этого управляющий сигнал с входа 13 снимается и подается по входу 15, который сдвигаетсодержимое 8 регистра на один разрядвправо.К этому моменту времени на умножителях 3 сформируются старшие разряды 5произведения, которые управляющимсигналом по входу 14 передаются через коммутатор 4.на входы соответствующих разрядов 10 сумматора 8, надругие входы которых поступает содер-жимое старших разрядов регистра 9.Образовавшаяся сумма управляющимсигналом по входу 16 записывается в старшие,разряды регистра 9. Затем управляющим сигналом по входу 12 содержимое регистра 1 сдвигается вправо на, один разряд. На этом заканчивается цикл умножения множимого на один Я-ичный разряд множителя.Изложенный процесс повторяется шраэ до умножения множимого на все разряды множителя. В результате на регистре 9 образуется произведение, имеющее в общем случае двойную разрядность. Формула и э обретения1. Устройство для умножения, содержащее регистры множимого и множивыход первого разряда регистра множи" теля соединен с первыми входами умнои+жителей с первого по ( в -)-й о т -2 л и ч а ю щ е е с я тем, что, сцелью повышения быстродействия, в неи+1 го введены и --- умножителей 2 Эпричем первые входы умножителей с и+1( + 1)-го по и-й соединены с выхо 2дом первого разряда регистра множителя, выходы разрядов регистра множимого соединены с вторыми входами соответствующих умножителей, выходы младших разрядов умножителей соединены с информационными входами первой группы коммутатора, информационные входы второй группы которого соедииены с выходами старших разрядов умножителей, управляющие входы коммутатора соединены соответственно стретьим и четвертым тактовыми входами устройства, выходы. второго коммутатора соединены с входами накапливающего сумматора, вход управлениязаписью накопленного произведения. Решетни ктор В.Иванов аказ 6561/40 тираж 671ИИПИ Государственного ком по делам изобретений и о 035, Москва, Ж, Раушс Подписитета СССРкрытий аб., д. Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,накапливающего сумматора соединен с пятым тактовым входом устройства.2. Устройство по п,1, о т л и - ч а ю щ е е с. я тем, что накапливающий сумматор содержит комбинационный сумматор и регистр, причем выходы разрядов регистра являются выходами разрядов накапливающего сумматора, выходы суммы разрядов комбинационного сумматора с первого по 1 О и-й и выход переноса и-го разряда комбинационного сумматора соединены с информационными входами разрядов регистра с (и+1)-го по (2 п+1)-й соответственно, первые входы разрядовкомбинационного сумматора соединеныс соответствующими информационнымивходами накапливающего сумматора,вторые входы разрядов комбинационного сумматора соединены с соответствующими выходами разрядов регистрас (и+1)-го по 2 п-й, вход управлениясдвигом регистра соединен с входомуправления сдвигом накапливающегосумматора, вход управления записьюрегистра соединен с входом управления записью накопленного произведения накапливающего сумматора.