Устройство для контроля умножения чисел по модулю

(56) Авто Р 595737,Авторс 9 1177814 ьство ССС /08, 1975 тво СССР 1/08, 198 видете 067 е л. Ое свкл. тел УДАРСТВЕННЫЙ КОМИТЕТ ССДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ ОПИ САНИ К АВТОРСКОМУ(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ УМНОЖЕНИЯ ЧИСЕЛ ПО ИОДУЛЮ(57) Изобретение относится к областивычислительной техники и может бытьиспользовано в узлах контроля ЭВИ.Цель изобретения - расширение функциональных воэможностей устройстваза счет контроля умножения комплексных чисел. Устройство для контроляумножения чисел по модулю содержитсемь узлов свертки го модулю т 1-7,регистр 8 контрольных разрядов множимого, шесть сумматоров по модулюдва 9-14, четыре гурппы сумматоров1259 по модулю два 15-22, два сумматора по модулю ш 23.и 24, вычитатель по модулю ш 25, узел 26 сравнения, вход 27 порядка результата, вход 28 мантиссы . действительной части результата,1 вход 29 мантиссы мнимой части результата, вход 30 контрольных разрядов множимого, входы 31, 33, .35 и:37 отбрасываемых частей произведений, входы 32, 34, н 36 и 38 знаков мантисс соответственно действительной и мнимой частей множимого и действительной и мнимой частей множителя, вход 39 управления знака устройства и выход 40 неисправности устройства. Контрольные коды с выходов сумматора 269по модулю ш 24 и вычитателя по модулю ш 25 поступают на первый и второй входы узла сравнения 26, сопоставляю- щего код результата, полученного на основании преобразования контрольного кода множимого, Несоответствие сравниваемых кодов приводит к выработке на выходе узла сравнения 26 сигнала о неправильном функционировании контролируемого или контролирующего устройства. Расширение функциональных возможностей достигается эа счет введения в устройство трех узлов свертки по модулю ш, пяти сумматоров по модулю два и трех групп сумматоров по модулю два. 1 ил.30 1Изобретение относится к вычислительной технике и может быть использовано в узлах контроля ЭВМ.Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения контроля умножения комплексных чисел,На чертеже показана блок-схемапредлагаемого устройства,.Устройство для контроля умножения 1 Очисел по модулю для случая ш=З содержит семь узлов 1-7 свертки .по модулюшЗ, регистр 8 контрольных разрядов множимого, шесть сумматоров 9-14 по модулю два, первую группу сумматоров 15 и 16 по модулю два, вторуюгруппу сумматоров 17 и 18 по модулю два, третью .группу сумматоров 19 и 20.по модулю два, четвертую группу сумматоров 21 и 22 по модулю два, 20 сумматоры.23 и 24 по модулю ш=З, вычитатель 25 по модулю ш=З, узел 26 сравнения, вход 27 порядка произведения устройства, вход 28 мантиссы действительной части произведения 25 . устройства, вход 29 мантиссы мнимой части произведения устройства, вход ЗО.контрольных разрядов множимого устройства, первый вход 31 отбрасываемых разрядов произведения устройства, вход 32 знака действительной части множимого устройства, второй вход,33 отбрасываемых разрядов произведения устройства вход 34 знака 1мнимой части множимого устройства,третий вход 35 отбрасываемых разрядовпроизведения устройства, вход 36знака действительной части множителяустройства, четвертый вход 37 отбра"сываемых разрядов произведения устройства, вход 38 знака мнимой частимножит.ля устройства, вход 39 знакапроизведения устройства, выход 40неисправности устройства.Устройство работает следующим образом,В начальный момент времени на входрегистра 8 контрольных разрядов множимого, являющегося входом 30 устройства, поступает контрольный код множимого КА, Этот код представляетсобой сумму помодулю ш=З вычетов помодулю ш=З порядка и мантисс действительной и мнимой частей множимого.При этом вычеты определяются для чисел (мантисс, порядков),представленных в обратном коде с разрядностью,кратной 1=2 или дополнительной доуказанной величины путем добавленияк числу слева знаковых разрядов:КА=(Еа+1 со,+М,)шой ш,где Еа, Е Ы и Ы- вычеты по модулюш=З соответственно порядка а и мантисс.действительной Ы, и мнимой Ы,.очастей множимого А=2 (Ы,+) ).Множитель представляет собой комплексное число р = 5 +,) 5 без порядка иразделенных контрольных раэрядон. Ин 1259269формационная избыточность, необходимая для выполнения функций контроля,введена в форму представления множителя путем специального округлениямантисс его действительной и мнимойчастей. Округление производится доближайшего значения мантиссы, имеющего определенную делимость на модульш. Для мантиссы действительной частиимеет место: /15,/шой ш=1, а для тОмантиссы мнимой части г выполняется/Рг/шой ш=О. Наименьшая погрешностьуказанного округления по сравнениюс обычно используемыми методами округления имеет место для ш=З, чем т 5объясняетсяпрактический интерес, который представлят рассматриваемыйслучай контроля по модулю три,Результат умножения является комплексным числом И=2 (, +,) ), где 20п=а. Контрольный код результата умножения КН определяется аналогичноконтрольному коду множимого КАКМ=(Кп+К 4, +КО )шой ш,где Кп., К 4 и К 4 - вычеты по модулю 25шдЗ соответственно порядка п, мантисс действительной у, и мнимой Участей результата И.На входы первого 1, второго 2 итретьего 3 узпов свертки по модулю 30три, являющиеся соответственно входами порядка 27, мантиссы действительной части 28 и мантиссы мнимой части29 произведения устройства поступают порядок и и мантиссы 1 и 1 про 15изведения И.На выходах первого 1, второго 2и третьего 3 узлов свертки по модулютри формируются вычеты Кп, К 1 и Ккоторые поступают далее на входы вто рого сумматора 24 по модулю три, формирующего контрольный код КИ.Из .равенства А В=И следует1 ф 111 г 0 г ( 11 (1)+ (",+), (2)тывающие отбрасывание младших разрядов произведений соответственнофсгфг ,Рг ф фтгВ,УчитываЯ, что Р, шоо. ш=1 .Рг шой ш=05 Оконтрольный код К 11 равен: КИ=КА-(Я шой ш-Я :той в+И, шоа ш+11 гг 1 г+Я шоа ш).На входы четвертого 4, пятого 5,шестого 6 и седьмого 7 узлов свертки 55по модулю три, являющиеся входамиустройства 31, 33, 35, 37 поступаютотбрасываемые разряды произведений соответственно отД ,Ыг/1, Ы р, ипредставленных в прямом коде.На выходах узлов 4-7 формируются вы-четы прямых кодов отбрасываемых частей соответствующих произведений,На выходы устройства 32, 34, 36и 38 поступают знаки мантисс соответ.ственно действительной и мнимой частей множимого и действительной имнимой частей множителя. При этом навыходах первого 9, второго О, третьего 11 и четвертого 2 . сумматоровпо модулю два, входы которых подключены к указанным входам устройства,формируются знаки произведений, соотв е т с тв е нно с, ,от г 0 гг Ро 1 Р гС выходов второго 1 О и четвертого 12 сумматоров по модулю два знакипроизведений М р и 1поступают наг г 1вторые входы соответственно пятого13 и шестого 14 сумматоров по модулюдва, на первые входы которых с входазнака произведения устройства 39 поступает парафазный код, прямое значение - на вход пятого сумматора помодулю два 13, инверсное значение навход шестого сумматора 14 по модулюдва. В зависимости от значения парафазного кода один из знаков, снимаемых с выходов сумматоров 13 и 14 помодулю два, транслируется с входабез изменения, а другой - инвертируется. Для значения парафазного кода(1,0) инвертируется знак произведения ог г. С выходов первого 9, пятогс13, третьего 11 и шестого 4 сумматоров по модулю два значения знаковпроизведений поступают на вторые входы сумматоров по модулю два соответственно первой, второй, третьей ичетвертой групп. На первые входысумматоров 15 и 16 по модулю два первой группы поступают контрольныеразряды вычета по модулю ш=З отбрасываемых разрядов произведенияо,фНа первые входы сумматоров 17 и 18по модулю два второй группы поступа"ют контрольные разряды вычета по мо"дулю ш=З отбрасываемых разрядов произведениЯ Ы г 1 ВНа первые входы сумматоров 19 и20 по модулю два третьей группы поступают контрольные разряды вычетапо модулю ш=3 отбрасываемых разрядовпроизведения от г Р На первые входы сумматоров по модулю два 21 и 22 четвертой группы поступают контрольные разряды вычета5 2592 по модулю ш=3 отбрасываемых разрядов произведения ы, рГруппы сумматоров по модулю два выполняют преобразование прямого кода вычетов отбрасываемых разрядов произведений в обратный. При этом на выходах сумматоров по модулю два первой, второй, третьей и четвертой групп формируются соответственно контрольные кода Яшой ш, -Яршой ш, 1 О Я шой ш и Я шой ш. Полученные коды й чпоступают на входы первого сумматора 23 по ;модулю три, формирующего контрольный код отбрасываемых разрядов произведений.15Коды с выходов регистра 8 контрольных разрядов множимого и первого сумматора 23 по модулю три поступают на превый и второй входы вычитателя 25 по модулю три, формирующего контрольный код результата КБ.Контрольные коды с выходов второго сумматора 2 ч по модулю три и вычитателя 25 по модулю три поступают на первый и второй входы узла 26 сравне ния, сопоставляющего код результата, полученный сверткой результата с кодом результата, определенного на основании преобразования контрольного кода множимого. Несоответствие сравниваемых кодов приводит к выработке на выходе узла 26 сравнения, являющемся выходом неисправности устройства, сигнала о неправильном функционировании контролируемого или контролирую 35 щего устройства.При умножении множимого А на мног житель В, комплексно-сопряженный с исходным множителем В: В=ф,-р для результата умножения И =2 ( + ), 4, Н=.А В имеет место;+Ц;,1 шой ш-Я шой ш.В этом случае на вход знака произведения устройства 39 поступает парафазный код (0,1), обеспечивающий передачу значения знака произведе- нияЫД с второго входа пятого сумматора 13 по модутпо два на его выход беэ изменения и инверТирование значения знака произведения с, р ,на выходе шестого сумматора 14 по модулю два. При .этом на выходах сумматоров по модулю два второй и четвертой групп образуются соответственно коды Яшой ш и -Я,душой ш, а на выходе вычитателя 25 по модулю три опреде 69 6ляется контрольный код КЯ, Полученный код сравнивается с кодом КМ = =(гн 1 +)шой ш, сформированным на выходе второго сумматора 24 по модулю три, Узел 26 сравнения формирует на выходе неисправности устройства сигнал контроля.Формула изобретенияУстройство для контроля умножения чисел по модулю, содержащее первый, второй, третий и четвертый узлы свертки по модулю ш, регистр контрольных разрядов множимого, первый и второй сумматоры по модулю ш, вычи.татель по модулю ш, узел сравнення, первый сумматор по модулю два, первую группу сумматоров по модулю два, причем вход первого узла свертки по модулю ш является входом порядка произведения устройства, выход первого узла свертки по модулю ш соединен с первым входом второго сумматора по модулю ш, второй вход которого соединен с выходом второго узла свертки по модулю ш, вход которого является входом мантиссы действительной части произведения устройства, вход третьего узла свертки по модулю ш является входом мантиссы мнимой части произведения устройства, вход четвертого узла свертки по модулю ш является первым входом отбрасываемых разрядов произведения устройства, выходы контрольных разрядов четвертого узла свертки по модулю ш соединены с первыми входами соответствующих сумматоров по модулю два первой группы, вторые входы которых объединены и соединены с выходом первого сумматора по модулю два, первый и второй входы которого являются соответственно входом знака действительной части множимого устройства и входом знака действительной части множителя устройства, первый вход вычитателя по модулю ш соединен с выходом регистра контрольных разрядов множимого, выход вычитателя подключен к второму входу узла сравнения, выход которого является выходом неисправности устройства, о т л и - ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей эа счет обеспечения контроля умножения комплексных чисел, в устройство введены пятый, шестой и седьмой узлы свертки по модулю Ш, второй,Составитель И, ИваныкинРедактор Р. Цицика Техред И.Нопович Корректор Е. Рошко Заказ 5)23/47 Тирам 67 . Подписное ВНИИНИ Государственйого комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г, Укгород, ул. Проектная, 4 7третий, четвертый, пятый и шестой сумматоры по модулю два, вторая, третья н четвертая группа сумматоров по модулю два, причем вход пятого узла свертки по модулю ш является вторым входом отбрасываемых разрядов произведения устройства, выходы контрольных разрядов пятого узла свертки по модулю ш соединены с первыми входами соотве гствующих сумматоров 30 по модулю два второй группы, вторые входы которых объединены и соединены с выходом пятого сумматора по модулю два, первый вход которого объединен с первым входом шестого сумматора по 5 модулю два и является входом знака произведения устройства, второй вход пятого сумматора по модулю два соединен с выходом второго .сумматора по модулю два, первый вход которо го объединен с первым входом третьего. сумматора по модулю два и является входом знака мнимой части мнокимого устройства, а второй вход объединен с вторым входом четвертого сумма тора по модулю два и является входом знака мнимой части множителя устройства, вход шестого узла свертки по модулю ш является третьим входом отбрасываемьпс разрядов произведения З 0 устройства, выходы контрольных разрядов шестого узла свертки по модулю ш соединены с первыми входами соответствующих сумматоров по модулю два 269 8третьей группы, вторые входы которых объединены,и соединены с выходом тре-. тьего сумматора по модулю два, второй: вход которого соединен с входом эна" ка действительной части множителя устройства, вход седьмого узла сверт-ки по модулю ш является четвертым. входом отбрасываемых разрядов произведения устройства, выходы контрольных разрядов седьмого узла свертки по модулю ш соединены с первыми вхо дами соответствующих сумматоров по:. модулю два четвертой группы, вторые 1входы которых объединены и соединены с выходом шестого сумматора по модулю два, второй вход ко-, торого соединен с выходом четвертого сумматора по модулю два., ,первый вход которого соединен с вхо.- . дом знака действительной части мноаимого устройства, выходы сумматоров по модулю два первой, второй, третьей и четвертой групп соединены с входами первого сумматора по модулю ш, выход которого соединен с вторым входом вычитателя по модулю ш, выход третьего узла свертки по модулю ш соединен с третьим входом второго сумматора по модулю ш, выход которого соединен с первым входом узла сравнения, а входрегистра контрольных раэрядоз мйо,кнмого является входом контрольных разрядов множимого устройства.