Устройство для умножения

(54 (57 л ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССРВ 1111160, кл, С 06 Р 7/72, 1982,ТИИЭР, т. 68, Р 4, 1980, с, 114116, рис. 3.) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ) Изобретение относится к вычислиельной технике и может быть испольвано в качестве байтового умножитедля ЭВМ, работающих в позиционноостаточной системе счисления (ПОС)Цель изобретения - расширение функциональных воэможностей за счет формирования устройством округленного произведения. Устройство содержит сумматор по модулю Б, два вычитателя цомодулю Б, два квадратора, два квапватора поправок, дополнительный сумматор, блок сравнения с константой,сумматор, формирующий сумму, увеличенную на единицу, сумматор, формирующий сумму, уменьшенную на единицу,и коммутатор. В устройстве результатперемножения Б-ичных чисел а и Ь вычисляется по формуле а Ь=(а+Ь) /4-(а-Ь)/4. 1 ил,Изобретение относится к вычислительной технике и может быть использовано в качестве байтового умножителя для ЭВИ, работающих в позиционно- остаточной системе счисления (ПОС).Цель изобретения - повышение точности результата.На чертеже представлена структурная ссема устройства для умножения.Устройство содержит сумматор 1 по модулю Я, первый вычитатель 2 по модулю Я, входы 3 и 4 первого и второго операндов устройства, первый и второй квадраторы 5 и 6, второй вычитатель 7 по модулю Я, первый и второй квадраторы поправок 8 и 9, дополнительный сумматор 10, блок 1 сравнения с константой, блок 12, формирующий сумму, увеличенную на единицу, блок 13, формирующий сумму, уменьшенную на единицу, коммутатор 14, вход 15 константы устройства, выход 16 результата устройства,При перемножении двух Я-ичных сомножителей вида А=а, Я и В=Ь Я- получается результат С=с, Я +С, Я ,где Я - основание системы счисления, (и+ш)-разрядное Я-ичное произведение может быть округлено на любое ш количество Я-ичных разрядов, При этом величина отбрасываемой части равнадХотр Я (1 Я )ф АХЯ при п=1, ш=1.Величина погрешности округления в среднем уменьшится, если воспользоваться информацией о величине отбрасываемой (прибавляемой) части.В устройстве используется алгоритм перемножения Я-ичных цифр (а+Ь)й (а Ь)4 4При этом погрешность определяется отбрасываемым членом д Х, и равна а Ъ=(С, Я +С, Я)-(й Я +1, Я)= =(СЯ+(С,-с 1,) Я, огьр Эту погрешность в среднем можно уменьшить за счет введения анализатора Величин С и дРазделим йнтервал изменения величин С и 1 на К частей, тогда блок 11 на своих входах формирует три сигналаО, если Г сК/2 С= +1, еслиГК/2-1, если 1 Ес-К/2, которые с его первого, второго и третьего выходов соответственно поступают на управляющие входы коммутатора4, с помощью которого на выход 16устройства передается величина либоС-Й, либо С+1, либо С-д,Устройство работает следующим образом,Первый а и второй Ь операнды поступают на входы сумматора 1 по модулюЯ и первого 2 вычитателя по модулю 8.О С первого и второго квадраторовпоправок величины С и й поступаютна входы сумматора 10 поправок, который формирует величину поправки Г.В блоке 11 величина Е сравнивается5 с константой К/2, в результате чегона выходах его формируется один изсигналов С=О, С=+1 и С=-1. Эти сигналы блока 11 сравнения с константойуправляют работой коммутатора 14.20 Устройство может быть реализованона ППЗУ,Обозначим: Х- адресная часть ППЗУ;У информационная частьППЗУ,25 тогда алгоритмы прошивки ППЗУдля блока 1:Ур. =.(Хр +Хр )р Хр Хр)6 (О Р -1)где Хр - двоичный код остатка опе-.ранда по основанию СОК Р;30 Хр - двоичный код остатка операнда по основанию СОК Рдля блока 2;9а ьаУр. = (Хр -Хр), Хр., Хр Е (О, Р -1);для блока 5: Ур = -- /Я р, где Х=хр,11 Хр 1111 Хр,где Ц - ближайшее целое, не превосходящее Я; 40 11 - операция сцепления, Х=(Х Х,Хп)Оэ 283для блока 6; ГХУр; =(8-14 1 /Я)р;, т,е. образование45 дополнения доБлоки 8 и 9 должны выдавать номеринтервала, который кодируется малоразрядным двоичным кодом;для блоков 8 и 9:50у =уБлоки 12 и 13 могут быть выполненыкак матричные сумматоры,55Ф о.р м у л а и з о б р е т е н и яУстройство для умножения, содержа-щее сумматор по модулю Я, два вычита1275440 7 Ф ь Н,Маркеловаадар Корректор В,Бутяга стави хред В актор,.В,Иванова аказ 65 б 2/41 ВНИИПИ по 113035, Тираж 671 ПГосударственного комитета СССРделам изобретений и открытийМосква, Ж, Раушская наб., д. 4/ писное Производственно-полиграфическое предприятие, г. Ужгород, ул ктная, 4 теля по модулю Б, два квадратора,причем первый информационный входсумматора по модулю Б является входомпервого операнда устройства и соединен с входом уменьшаемого первого вычитателя по модулю Я, вход вычитаемого которого соединен с вторым информационным входом сумматора по модулюЯ и является входом второго операндаустройства, выходы сумматора по модулю Я и первого вычитателя по модулюБ соединены с информационными входамисоответственно первого и второгоквадраторов, выходы которых соединены соответственно с входами уменьшаемого и вычитаемого второго вычитателя, о т л и ч а ю щ е е с я тем,что, с целью повышения точности результата, в него введены два квадратора поправок, дополнительный сумматор, блок сравнения с константой,блок, формирующий сумму, увеличеннуюна "1", блок, формирующий сумму,уменьшенную на "1", и коммутатор,причем выходы младших разрядов сумматора по модулю Я и первого вычитателяпо модулю Я соединены с входами соотнетственно первого и второго квадраторов поправок, выходы которых соединены соответственно с первым и вторыминформационными входами дополнительного сумматора, выход которого соединен с первым входом блока сравненияс константой, выходы "больше", "меньше" или "равно" которого соединенысоответственно с первым, вторым итретьим управляющими входами коммутатора, первый, второй и третий информационные входы которого соединенысоответственно с выходами второго вычитателя по модулю Б блока, формирующего сумму, увеличенную на "1", иблока, формирующего сумму, уменьшенную на "1", первый и второй информационные входы блока, формирующегосумму, увеличенную на "1", соединеньс первым и вторым информационнымивходами блока, формирующего сумму,уменьшенную на "1", и соединены свыходами соответственно первого ивторого квадраторов, второй входблока сравнения является входом константы устройства, выход коммутатора является выходом результата устройства.