Барметов

Номер патента: 1413626

Опубликовано: 30.07.1988

Авторы: Барметов, Боев, Евтеев

МПК: G06F 7/544

Метки: аргументов, вычисления, двух, функций

...регистр накапливающего сумматора 13 положительным фронтом синхросигнала, поступающего на его стробовый вход.Параллельно с преобразованияминулевого коэффициента мультиплексор 405 пропускает на адресный выход блока,6 памяти код младшей части первогоаргумента, с блока 6 памяти считывается логарифм по основанию двамладшей части аргумента и это значение поступает на вход второго слагаемого сумматора 9 и информационныйвход буферного регистра 7. На входпервого слагаемого сумматора 9 мультиплексор 8 подает код нуля, Логарифм младшей части первого аргумента,проходя через сумматор 9 положительным фронтом синхросигнала, заносится в буферный регистр 11.Этот же положительный фронт синхросигнала увеличивает код счетчика20 на единицу, что приводит...

Номер патента: 1196857

Опубликовано: 07.12.1985

Авторы: Барметов, Боев, Евтеев

МПК: G06F 7/548

Метки: вектора, координат, преобразования

...следующим об.разом.Код модуля вектора подается навход преобразователя 1, который пре"образует его в код угла ь согласновыражению (1). Угол М подается черезвход устройства на вход сумматора 4и через элемент НЕ 2 на вход сумма- .тора 3. На другие входы сумматоровщ 3 и 4 поступает код угла о с выходапреобразователя 1,Сумматор 3 вычисляет разность углов Я, которая подается на входыпреобразователей 5 и 7 .и кодируется15 ими в значении сов(ю-) и в 1 п(с(-Ч)соответственно. Сумматор 4 вычисляет сумму углов (1+9), поступающуюзатем на входы преобразователей 6 и8 и преобразуемую ими в кодысоя(офО и я 1 п+У),Значение сов(р(-Ч) с выхода преобразователя 5 подается на вход сумматора 9, на второй вход которого поступает значение сов(Ы+Ч):с выхода...

Номер патента: 1149268

Опубликовано: 07.04.1985

Авторы: Барметов, Боев, Евтеев, Колядко, Уваров

МПК: G06F 11/28

Метки: записи, коррекции, программ

...первого элемента И блока записи в постоянную память и с вторым информационным входом коммутатора блока задания режима, выход дешифратора блока записи в постоянную память соединен с вторым10 блок 5 1 постоянной памяти, выход 52 мультиплексора 42, выход 53 мультиплексора 46, выход 54 схемы сравнения, вход/выход 55 блока 51, выход 56 преобразователя 50 уровня, счетчик 57, регистры 58 и 59, схему 60 сравнения, сумматор 61, коммутаторы 62 и 63, входы 64-66 занесения информации счетчика и регистров, входы 67 и 68 коммутаторов, коммутатор 69, элемент 70 задержки, элементы И-НЕ 71 и 72, элемент 73 задержки, элемент И 74, элемент ИЛИ 75, триггер 76, переключатель 77, входы 78- 82.Блок 9 обеспечивает стирание, запись, хранение и выдачу по...

Номер патента: 1104525

Опубликовано: 23.07.1984

Авторы: Барметов, Боев, Евтеев

МПК: G06F 17/10

Метки: комплексных, сигналов

...дополнительный и два сумматора округления, первый и второй информационные входы блока соединены соответственно с информационным входом преобразователя прямого кода в дополнительный и информационным входом мультиплексора, управляющий вход и выход которого соединены соответственно с управляющим входом блока и входом первого сумматора округления, входы знаков аргументов и знака разности блока соединены через блок памяти констант с управляющим входом преобразователя прямого кода в дополнительный и первым входом второго сумматора округления, второй вход которого соединен с выходом преобразователя прямого кода в дополнительный, выходы сумматоров округления соединены с выходом блока. На фиг. 1 представлена блок-схема преобразователя; на фиг, 2...

Номер патента: 1086424

Опубликовано: 15.04.1984

Авторы: Барметов, Боев, Евтеев

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода, обратно

...или прямого ной установки преобразователя и сое- кода с выхода сумматора 7.ф 25динен с входами сброса триггера, Коммутатор 2 осуществляет передачу счетчика, регистров двоичного и двоич кода с информационного входа 19 прено-десятичного кодов, выходы которых образователя или с выходов регистраявляются соответственно первой и 16 двоично-десятичного кода. Выходы второй группами информационных выхо- регистров 5 и 16 являются первой 20 дов преобразователя, вторая группа З 0 и второй 21 группами выходов преобинформационных входов которого соеди- Разователя, выход 22 которого являетнена с первыми информационными входа- ся выходом конца преобразования, ми второго многоразрядного коммута- Управляющий вход 23 задает выбор затора, вторые...

Номер патента: 898424

Опубликовано: 15.01.1982

Авторы: Барметов, Евтеев

МПК: G06F 7/52

Метки: деления, умножения

...не являютсяболее сложными и аппаратуроемкими./ Формула изобретения ПРиведение результата к форме с фиксированной запятой осуществляется блоком сдвига 5 путем сдвига выхода потенцирующего Функционального преобразователя 4 относительно выхода уст" ройства вправо или влево в зависимости от знака на выходе алгебраическо" го сумматора 3 на число разрядов, ука 55 Поставленная цель достигается тем,что в устройство введен бЛок сдвига,причем входы логарифмирующих функциональных преобразователей соединены со входами операндов устройства,выходы логарифмических преобразова:телей соединены со входами алгебраического сумматора, выходы младшихразрядов которого соединены со входами потенцирующего Функционального преобразователя, выходы которого...

Номер патента: 877554

Опубликовано: 30.10.1981

Авторы: Барметов, Евтеев

МПК: G01R 23/00, G06F 17/14

Метки: анализатор, спектра, фурье

...араргумента в значение косинуса и 6 синуса формируются коды чисел, соответствуюшях нулевому аргументу, которые затем умножаются в умножитепях 7 и 8 иа значение функции и, проходя через сумматоры 9 и 10, заносятся в нупевые ячейки паралпепьных сдвигавших регистров 11 и 12, В это же время на выходе бпока 1 вычиспения начального значения аргу 4 О мента формируется начальное значение аргумента, соответствующее 1 Г 03 которое в дальнейшем используется при формировании кодов аргумента дпя всех К = 1, 2,й.Поспе выдачи (М -1)-го импульса счет чик 4 останавпивает генератор 3, при этом в М поспедоватепьных ячейках параппепьных сдвигвющих регистров записаны произведения нупевого отсчета функ О ции на значения синуса и косинуса дпяФ всех гармоник...

Номер патента: 868752

Опубликовано: 30.09.1981

Авторы: Барметов, Евтеев

МПК: G06F 7/52

Метки: умножения

...чертеже представлена структурная схема предлагаемого устройства,Устройство содержит генератор 1кратных множимого, комммутаторы 2(4 4 я) . Код множимого (М) подается со входа 5 множимого устройства на вход генератора 1 кратныхмножимого а код множителя - со вхо(Ода б множителя устройства на управляющие входы коммутаторов 2, соответственно группами,по разрядов.На выходах генератора 1 кратных множимогоформируются коды произведений разрядов множимого на все возможные числа 15от О до И (И - максимальное возможноечисло, записываемое 1 разрядамиЮ2 х) . С выходов генератора 1 коды полученных произведений подаютсяна информационные входы коммутаторов2 таким образом, чтобы на входы каждого коммутатора 2 подавались произведения множимого...