G06F 7/39 — G06F 7/39

Номер патента: 438989

Опубликовано: 05.08.1974

Авторы: Бизяев, Корженевский

МПК: G06F 7/39

Метки: возведения, квадрат, кодом, представленных, чисел, число-импульным

...а выходы ключевых схем связаны с входами параллельной записи соответствующих триггеров счетчика фиксации результата вычисления.На чертеже изображена схема предлагаемого устройства,10 Устройство содержит вход 1, удвоитель частоты импульсов 2, накопительный счетчик 3 ключевые схемы записи 4, одновибратор распределитель импульсов 6, счетчик фик ции результата вычисления 7 и линию задер 15 ки 8.Каждый из последовательно поступающихимпульсов задания числа удваивается удвоителем частоты импульсов 2 и поступает в накопительный счетчик 3. Задним фронтом каж дого импульса задания числа запускается одновибратор 5, запускающий с задержкой, определяемой временем работы последнего, распределитель импульсов 6. Распределитель импульсов б...

Номер патента: 439807

Опубликовано: 15.08.1974

Авторы: Корнейчук, Романкевич, Тарасенко, Тесленко

МПК: G06F 7/39

Метки: импульсными, кодами, представленных, умножения, фазо, чисел

...2 числа устойчивых состояний и ко входу третьей схемы ИЛИ 23. Второй вход сюмы И 15 соединен с выходом схемы ИЛИ 14, а выход схемы И 15 подключен ко второму 5 о 15 20 25 зо 35 40 45 50 55 60 65 4входу схемы ИЛИ 23 и ко входу фазо-импульсного элемента переноса 24. Второй вход элемента 24 соединен с выходом второй схемы Запрет 25. Выход схемы ИЛИ 23 соединен со входом установки единицы второго триггера 26, вход установки нуля которого соединен с выходом схемы Запрет 12. Нулевой выход триггера 26 соединен со вторым входом схемы И 17, со вторым входом схемы И 21 и с третьим входом схемы И 16. Выход схемы И 16 подключен к запре. щающему входу схемы Запрет 25. Пятый вход ТИ устройства соединен со вторым входом перестраиваемого...

Номер патента: 439808

Опубликовано: 15.08.1974

Авторы: Баканов, Коровин

МПК: G06F 7/39

Метки: умножения

...триггера управле. ния 7. Единичный вход триггера 7 подключен ко входу запуска устройства, а единичный вы. ход соединен с управляющим входом вентц. ля 4.Выход вентиля 4 подключен не только к счетному входу делителя частоты д, но н к счетно. му входу делителя 8 частоты импульсов с пе ременным вводимым коэффициентом деления %, выход которого является выходом устройства.В исходном положении триггер 7 находится в нулевом состоянии, при котором вентиль 4 закрыт, в делители частоты 3 и 8 введены со. ответственно коэффициенты деления Ле ц Л, а в счетчике импульсов 2 записано число- Л,Работа устройства начинается с поступления на вход Запуск запускающего импульса, ко.439808 импульсов,Предмет изобретения Зотуси Составитель Р. Коровин Техред 3,...

Номер патента: 442472

Опубликовано: 05.09.1974

Автор: Гладкий

МПК: G06F 7/39

Метки: множительное

...вентиля, второй вход которого соединен с вы ходом сумматора.На фиг.1 представлена тункцио вуальная схема мйожительного устройства.Оно содержит приемные регистры 1, 2, в которых записываются умножаемыеазрядные числа "а" и " 6 "; - блоки,=3,4); блок умножения знаков 5 генератор тактовых импульсов (ГТИ , блок 7 матричного умножения двух разрядных чисел; триггер В; -.раз оцный ( /ь: 12-143 сумматор 9 с-разрядньвя приращениями, счет-, чик 10 с коэФфициентом деления 2 (гдеЮ =Ф -28)и логические элементы Н - 14.Устройство работает следующим образом.Умножаемые числа заносятся в приемные регистры 1 и 2, и после этого начинается процесс умножения, 20 Умножаемые числа поступают в блоки вероятностного округления 3,4 где округляются до 3-4...

Номер патента: 446058

Опубликовано: 05.10.1974

Автор: Фельдман

МПК: G06F 7/39

Метки: деления, ускоренного

...величинах к,Известны алгоритмы ускорены ния в знакоразрядном представле,ичной системе, основанные на ум делимого и делителя на специаль ранные множители, зависящие оделителя таким образом, чтобы змого изобретения явлэизво ительности вычи4226632102332 5102332 0000000 5102332 3251352 и т. д. учетверения не превышает времени задержки на один разряд. Первый разряд проходит блок 7 и поступает на операционное устройство 8, где и расшифровывается. Одно временно на другой вход устройства 8 поступают два старших разряда делителя, ко-торое по этим данным вырабатывает двух- разрядный код, используемый для формирования частного, как показано на предыдущем примере. Непосредственное формирова-ние частного осушествляется блоком 12 (в данном...

Номер патента: 448461

Опубликовано: 30.10.1974

Авторы: Гринблат, Солтан

МПК: G06F 7/39

Метки: деления, чисел

...сигнал, на основании которого из блока управления во втором такте на счетный вход целой части частного декадного счетчика 5 поступает импульс. Импульс второго такта из блока 7 также в этом случае осуществляет передачу числа делителя в сумматор в инверсном коде. Таким образом происходит вычитание из числа делимого числа делителя, в сумматоре остается остаток, а в счетчике частного записываются единица. Далее работа делителя повторяется: если остаток в сумматоре больше делителя, то в декадном . счетчике частного записывается число два, а в сумматоре .происходит-.:вычитание из первого остатка числа делителя. Так работа делителя продолжается до тех пор, пока остаток в сумматоре не станет меньше делителя. В этом случае со схемы...

Номер патента: 450167

Опубликовано: 15.11.1974

Авторы: Кочетов, Лобов, Невская

МПК: G06F 7/39

Метки: двоичных, деления, чисел

...12. Схема 4 определения номера старшей единицы слова, в зависимости от знака, преобразует остаток в прямой код и подсчитывает номер старшей единицы в коде остатка, т. е. количество нулей между знаковым разрядом и старшей значащей единицей. Результат подсчета, равный количеству нулей, поступает на управление схемой сдвига остатка 8 и схемой сдвига и формирования частного 12. Остаток, поступивший на схему сдвига остатка 8, сдвигается влево на количество нулей в нем, т. е. нормализуется, и поступает на второй вход сумматора 5. На первый вход сумматора 5 через преобразователь кода 6 с регистра делителя 7, в соответствии со знаком остатка, поступает код делителя. Для положительного остатка код делителя - инверсный, а для отрицательного...

Номер патента: 450168

Опубликовано: 15.11.1974

Автор: Гладкий

МПК: G06F 7/39

Метки: пакетного, умножения, чисел

...точность перемножения); блок5 из т реверсивных счетчиков; блок 6 из ти выходных схем; генератор 7 двух случайных чисел Р, и Ре; входной регистр 8 для хранения чисел первого пакета ти схем 9 сравнения 30 чисел; схемы 10 перемножения знаков по тосУ2; схемы ИЛИ 11; схему 12 сравнения чисел; входной регистр 13 для хранения т чисел второго пакета; переключатель 14.Устройство работает следующим образом.В приемные регистры блоков 1 заводятся числа перемножаемых пакетов (в качестве некоторых пакетов могут выступать и скаляры). В тактовые моменты времени на схемы сравнения каждого блока 1 поступает случайное число и числа пакета, в результате на каждом из т выходов блока 1 будет появляться случайная последовательность импульсов с...

Номер патента: 450169

Опубликовано: 15.11.1974

Авторы: Кулинченко, Панферов, Сосина, Фельдман

МПК: G06F 7/39

Метки: умножения

...и 4 записи в регистр, блоков 7 и 8 приема сомножителей и блоков 5 и 6 выборки из регистров. Выходы блоков 3 и 4 записи в регистр подключены ко входам соответствующих регистров множителей. Выходы регистров 1 и 2 подсоединены ко входам блоков 5 и 6 выборки из регистров, выходы которых через сборку 9 подключены ко входу множительного блока 12. Выходы блоков 7 и 8 приема сомножителей через сборку 10 подключены ко входу множительного блока 12.Шины 13 и 14 поступления сомножителей связаны со входами блоков 3 и 4 записи в регистр и блоков 7 и 8 приема сомножителей,По шинам поступления сомножителей поступают разряды множимого а; и множителя Ь;,Первый сигнал, приходящий из блока 11 управления, осуществляет следующее распределение...

Номер патента: 450170

Опубликовано: 15.11.1974

Авторы: Грибок, Обуханич

МПК: G06F 7/39

Метки: деления, импульсных, кодах, представленных, чисел, число

...11 образуют пересчетную схему с коэффициентом пересчета 1: Л. С выхода схемы сравнения 8 снимается целочисленное значение результата деленияМУ= и заносится через распределительМный блок 9 в декады целой части блока приема результата. После окончания поступления число-импульсного кода делимого М вырабатывается импульс Окончание записи, который перебрасывает триггер 12 управления реверсом, в результате чего реверсивный счетчик 11 переключается в режим вычитания и схема И 14 открывается по первому входу. На третий вход схемы И 14 поступает сигнал разрешения при наличии в счетчике 11 остатка от деления. При отсутствии остатка деление прекращается,При наличии остатка импульсы с выхода схемы И 14 поступают на вход реверсивного счетчика 4 и...

Номер патента: 450171

Опубликовано: 15.11.1974

Авторы: Корнейчук, Самофалов, Тарасенко, Тесленко, Хижинский

МПК: G06F 7/39

Метки: вычисления, коэффициентов, многочлена

...000 000 Рег. У,000 000 ооо 010 ООО 000 01 101 001 Рег. 1,011 001 011 10 000 000 0001 0000 0011 0101 0000 в 1 000 ООО 000 Рег, Уо 010 0000 00110101 0001 0000 оп 101 001 Рег, У,00,1 0101 1011 1010 0000 0001 101 011 001 Рег. У,001 1010 1011 10101 0000 0011 01011 10101 ООООО 01010 0001 011 10 001 Рег, У 001 10100 10110 01011 11001 0001 000 000 000 Рег, У,000 10100 01011 11001 10110 00011 ооо 000 000 Рег. У,01011 1100 00011 000 10100 1011 001011 011001 010100 010110 000011 Результат 3равно 5, устанавливаются в нулевое состояние. С началом работы устройства блок управления 6 вырабатывает сигнал, открывающий логическую схему сИ 7, соединенную с младшим разрядом регистра 1 операнда У, и,воздействуя на регистр сдвига, подклочает выходы регистров...

Номер патента: 451079

Опубликовано: 25.11.1974

Авторы: Жабин, Корнейчук, Тарасенко, Хижинский

МПК: G06F 7/39

Метки: действия, множительное, последовательного

...информационному входу регистра множимого,отличающееся темчтс,сцелью увеличения быстродействия, оно содержит сдвиговый регистр, вход которогосоединен с выходом блока управления, а 400 выходы всех разрядов - с соответствующими входами первого и второго коммутаторов, выходы которых подключены соответственно к информационным входам регистров множимого и множителя, а управф 5 ляющие входы - соответственно к выходампервой и второй дополнительных схем И,первые входы которых соединены соответственно с первым входом устройства и свыходом дополнительной схемы НЕ, вход И. которой связан со вторым входом устройства, причем вторые входы первой схемыИ и первой дополнительной схемы И соединены с первым дополнительным выходомблока управления, второй...

Номер патента: 456270

Опубликовано: 05.01.1975

Автор: Мельников

МПК: G06F 7/39

Метки: деления

...младшего разряда счетчика 3 и входом делимого 8, а выход - со счетным входом следующего за младшим разряда счетчика 3.Устройство для деления работает следующим образом.В исходном состоянии в регистре 1 находится двоичный код числа импульсов Лд, соответствующего величине делителя. Прп этом в счетчике 3 установлен код числа2" - Хх = Ь,(где и - разрядность счетчика 3), счетчик 4 обнулен, на вход делимого 8 поступают импульсы, число которых Л,. соответствует вели чине делимого.Сигналом Пуск на входе 6 триггер устанавливается состояние 1, разрешающий456270 Г 1 редм ет изобретен и я Составитель В. Пахунов едактор Л, Утехина Техред Т. Курилко Корректор Л, ДенисоваПодписи 293 Тираж 679ого комитета Совета Министроизобретений и открытий35,...

Номер патента: 458826

Опубликовано: 30.01.1975

Авторы: Болтачев, Верзаков, Зубцов, Лях, Михайленко

МПК: G06F 7/39

Метки: умножения

...соединены с входом сумматора 6.8 являются входами устройства длямых чисел.Работает устройство следующим оВ исходном состоянии счетчики 1новлены в нуль, коэффициенты перножителей 4 и 5 равны нулю.10 Умножение начинается при п пульсных последовательностей счетчиков 1 и 2. Конъюнкторы 3 перепадами напряжений и пот 15 выходов счетчиков, формируют пульсы. Количество импульсов ших на сумматор 6 при отсутст ния счетчиков, определяется 20где Л, - емкость счетчиЛть Лт 2 - текущие номвой и второй последоватших,на входы счетчиков.25 При первом переполненчика 1 (Лт,=Лт Лт=-Лт,) сщего триггера устанавлипередачи умножителя 5,этом случае на сумматор30 сы и с выходов конъюнкт(АГ 1 - о) (Ла РАо) Л 1 Уа Ло Ао 7 - 1 + Ра 7 о) +(Ю 1 2 Аго)(Аа фо). %1 фа...

Номер патента: 468239

Опубликовано: 25.04.1975

Автор: Чернов

МПК: G06F 7/39

Метки: десятичное, множительное

...промежуточного регистра 4 на единицу меньше, т. е, (т + И - 1), В случае умножения с округлением разрядности регистров 2и 4 могут быть уменьшены и соответствиис известными правилами,На чертеже отдельно показан промежуточный регистр 4. Этот регистр, как правило, составляет неотделимую часть регистра частичных произведений и его основная функция заключается в запоминаниисодержимого регистра частичных произве 4 Е дений 2 во время сдвигов. Регистр множйтели 1 имеет цепи сдвиговНа чертежепоказан мно;кительный блок 3, состоящийиэ преобразователя старших разрядов 6,5 преобразователя младших разрядов 9 исумматора тетрад 10,. Фактически сумматоры 7 и 10 составляют одну дополнительную линейку сумматоров к пирамидесумматоров умножителя 8,10...

Номер патента: 469969

Опубликовано: 05.05.1975

Авторы: Громов, Малин, Минаев, Панферов, Тетерин, Фельдман

МПК: G06F 7/39

Метки: двоично-десятичных, умножением, чисел

...синхропотенциалов, соответствующих принятому в накопителе расположению операционных регистров, а также для формирования вспомогательных сигналов управления,Первая схема И 6 служит для обнаружения десятичного переноса из п в (и+ 1) разряд частичного произведения, вторая схема И 7 - для управления прохождением информации со сдвигового регистра на вход схемы двоично-десятичного сложения.Структура расположения операционных регистров в динамическом накопителе и соответствующие этим регистрам потенциалы считывания/записи, приведенные на фиг, 2, приняты в отечественных ЭКВМ Искраи ИскраМ.В соответствии с принятым расположением регистров в исходном положении множимое расположено в регистре 8, множитель в регистре 10, регистр 9 образует вместе...

Номер патента: 474805

Опубликовано: 25.06.1975

Авторы: Витер, Дудыкевич, Кирианаки

МПК: G06F 7/39

Метки: умножитель, частоты

...юпульс цифровой 25обратной связи, который через схему ИЛИ 7 постус 1 ит на вход триггера 12 и вызовет его 1:ерсход : з исходного нулевого в единичное СЭСТО 5 ГН ЦС.Слелу 1 О 1 ц: Им:ульс частоты 1 т, поступаяца второй вхсл триггера 1, вызовет сго о:роки,.Ывание из едцццчнэгэ,в пулевое состаян;1 с, 1,мцульс, снцмдемы Ирц этом с выхода этого триггсра, через схему ИЛИ 8 посту:1 ает на вход счетчика 13. Гслц же с выкала соответствующего триггера счетчика б снимается запирающий потенциал, то цмпу,чье ца выхо;с соответству 1 оцсго вс цтил я отсутствует и дополнительный импульс,на вход счетчика 13 не поступит, Таким обЯзэм, на вход счетчика 13 яОступает последовательность импульсов с частотой следования Т,А с выходя лслцтсл 1 14 частоты,...

Номер патента: 475620

Опубликовано: 30.06.1975

Автор: Новичков

МПК: G06F 7/39

Метки: сигналов, умножитель, частотно-импульсных

...в нулевое состояние, а на отрицательном выходе блока 3 появляется потенциал, открывающий схему 13, Частота Р. посту. пает на вычитающий вход реверсивного счетчика 4, и его код и частота Р, уменьшаются. После прихода следующего импульса . триггер 2 устанавливается в единичное состояние, а схема 13 закрывается. Триггер 7 при этом по-прежнему остается в нулевом состоянии.С подачей следующего импульса Р /к1 процесс повторяется, Код в реверсивном счетчике 4 и частота Р, уменьшаются до тех пор, пока на время между двумя импульсами Р /к не появятся два импульса частотыПоскольку на каждый импульс частоты на выходе умножителя вырабатывается к импульсов сигнала Р , то и в случае отрицательного приращейия частотысреднее значение сигнала на...

Номер патента: 478305

Опубликовано: 25.07.1975

Авторы: Минаев, Панферов, Сосина, Фельдман

МПК: G06F 7/39

Метки: умножения, чисел

...выход блока обнаряжения метки - со входом блока храненияпорядка множителя и результата.Блок обнаружения последней цифры множителя служит для формирования сигналаокончания умножения.В качестве блоков хранения порядковмогут быть использованы регистры, счет-,:чики, которые формируют сигналы разделителей в нужные моменты,Блок обнаружения метки выявляет мо,мент появления метки на выходе из регистра множителя и "образует сигнал длязаписи начального положения метки результата в блоке сравнения порядка множителяи результата,Расположение числовой информации врегистрах таково, что целая часть отделена от дробной меткой, которая расположена перед старшей цифрой целой части.Кроме того, при вводе множителя записы .вается вторая метка, отстоящая...

Номер патента: 484519

Опубликовано: 15.09.1975

Автор: Золотков

МПК: G06F 7/39

Метки: деления, чисел

...число, умножитепредставча импульчисла имоэтому для е ГосУдаРстеенный комитет (32) При ри Схема умножптеля 3 предназначена для получения числа импульсов, пропорционального произведению числа, поступающего со схемы сложения (вычитанпя), на число, установленное в регистре 4.В качестве умножителя может быть использован, например, двоичный умножитель.Схема 2 сложения (вычитания) предназначена для суммирования (вычитания) числа импульсов, поступающих со входа 1, с числом импульсов, приходящих с выхода умножителя 3.Устройство работает следующим образом, Импульсы делимого, поступая через схему сложения (вычитания) на умножитель 3, вызывают появление импульсов на выходе умножителя. Число последних Л связано с числом импульсов а, поступивших на...

Номер патента: 485447

Опубликовано: 25.09.1975

Авторы: Князюк, Мингалеев

МПК: G06F 7/39

Метки: восстановлением, деления, остатка, чисел

...с шиной 11 тактовых импульсов.50Первые входы первой дополнительнойгруипы 8 схем "И соединены с соответствующими выходами разрядов сумматора4, вторые входы - с нулевым выходом егознак свого разряда, третьи входы - с первыми входами второй дополнительной группы 9 схем фИ" и с выходом иивертора 6,а выходу - с соответствующими первымивходами схем "ИЛИф 10, выходы которыхсвязаны соответственно с входами вспомо 1 гательного регистра делимого 2, вторыевходы которой дополнительной группы схем"И" - с единичным выходом знаковогоразряда сумматора 4, третьи входы - ссоответствующими первыми входами схем"И" 7, выходы которых подключены соответственно ко вторым входам схем фИЛИф10, третьи входы которых соединены ссоответствующими выходами...

Номер патента: 487386

Опубликовано: 05.10.1975

Автор: Нестеренко

МПК: G06F 7/39

Метки: дополнительном, коде, умножения, чисел

...с шиной управгства, а выходы подплючеы соко входам второго и первого разра множителя,же приведена блок-схема устройторе 9 производится анализ (а - 1), гг, (а+1)- го разрядов регистра множителя б для определения действий над содержмым регистра множимого 1 и сумматором 2, 3.,При состояни 011 или 100 (а - 1), и, 5 (п + 1) -го разрядов регистра 6 содержимое регистра 1 передается в сумматор 2 без сдвига через первую группу схем И 4 - 4. При состоягии 001 или 010 или 101 или 110 (а - 1), и, (а + 1)-го разрядов регистра 6 со- е держимое регистра 1 передается в сумматор 2 и 3 со сдвигом вправо на один разряд через вторую группу схем И 5 - 5+.При состоянии 001 или 010, или 011 (и - 1), и, 15 (п + 1) -го разрядов регистра б содержимос...

Номер патента: 497585

Опубликовано: 30.12.1975

Авторы: Рейхенберг, Шевченко

МПК: G06F 7/39

Метки: двоичное, деления

...операции деления основан на принципе псевдоделения и псевдоумножения в итерационном процессе, который описывается системой разностных рекуррентных соотно. 40 шений:Ха - Х, Ху+1=Ху - д У 2 - 1+ц.Хп-О+1 при Х Оц у -- з 1 пХ -- 1 при Х(О,=-О, 1 п.г, = О. г+1= г + у 2 - +11, г-эх/у,При помощи операции псевдоделения на 50 каждом шаге 1 определяется очередная (для следующего шага) цифра псевдочастного и при помощи псевдоумн)жения преобразуется в очередное приближение частного. Псевдоделение и псевдоумножение выполняется при 55 помощи элементарных операций сложения- вычитания.и сдвига. Цикл вычисления частного состоит из п+1 итераций, где п - число двоичных разрядов аргументов. Каждое соотношение вычисляется в каждой итерации по. 60...

Номер патента: 512468

Опубликовано: 30.04.1976

Авторы: Зискин, Чистяков

МПК: G06F 7/39

Метки: деления

...результатачерез элемент И 1 б поступит импульс, поскольку иа,второй вход этого элемента И поступает разрешающий сигнал с выхода триггера 8 управления. Запрещающий сигнал указанного триггера запирает элемент И 15. Таким образомделимое уменьшается на величичу делителя. Затем по мере поступленияимпульсов .на вход логический блок обнаружит обнуление буферного регистра 12. Импульс с выхода блока 11 повторит уже Описаиный путь, после чего делимое в регистре2 вновь уменьшится на величину делителя.Этот процесс будет продолжаться столькораз, сколько раз делитель целиком уложитсяв делимом. Это количество определит целочисленную часть частного.60Когда число в регистре 2 делимого впервые окажется меньше, чем число в регистре4 памяти, а на выходе...

Номер патента: 519708

Опубликовано: 30.06.1976

Автор: Гречишников

МПК: G06F 7/39

Метки: величины, вычисления, обратной

...коммутатор б представляет собой управляемую схему сборки, собирающую поочередно си 1- налы с блоков 5, Второй коммутатор 7 предназначен для управления выдачей информации из коммутатора б и из блока 8 хранения значений периода, а также для управления записью информации в блок 8. Выход 9 коммутатора 7 служит выходом всего устройства.Период величины 1/л в предлагаемом устройстве вычисляется следующим образом.Число Х, умноженное на +1, если его первый значащий разряд равен +1, и на если его первыи значащий разряд равен - 1, суммируется со сдвинутым на один разряд Вправо исло Х, умноженным на О,-1- или - 1 (01,10 или ОО) так, чтооы старшин (первый) разряд суммы был равен + (О), а второи разряд - нулю (О 1).Число Х сдвигается еще на один...

Номер патента: 520588

Опубликовано: 05.07.1976

Авторы: Гречишников, Клименко

МПК: G06F 7/39

Метки: множительное, последовательное

...00 01,0 01,1 01 где А - промежуточный результат кодироРвания;СП - степенное приращение.Из приведенного примера следует, что степенные похищения 00, 01, 10 соответст- д вуют -1, 0 и +1. Информация, закодированная степенными приращениями, может обр. - батываться, начиная от старших разрядов.Обработанные старшие разряды поступают для выполнения последующих операций до то й го, как будут получены оставшиеся младшие разряды предыдущей операции.Каждый блок 3 умножения служит для умножения информации, поступающей из блока 2 кодирования на одно степенное приращение, поступающее из блока 7 коммутации, который записывает очередное степенное приращение, поступающее из блока 8 кодирования, в соответствующий блок 3 умножения, Результат перемножения...

Номер патента: 520589

Опубликовано: 05.07.1976

Авторы: Ермолов, Ивашев, Книжник

МПК: G06F 7/39

Метки: коэффициент, постоянный, умножения

...повышения точности и увеличения быстро действия, в него введен переключатель, входы которого соединены соответственно с выходом блока деления и вторым выходом генератора фиксированных частот, а выходысо счетчиком результата и входомвычитающего счетчика. Источники информации, принятые во внимание при экспертизе:1. Цифровые электроиэмерительные приборы", под ред. В, М. Шляндина, МЭнергия, 1972, стр. 124-125, рис. 3-22,2. Авторское свидетельство СССРМ 444201, кл. 0 06 Д 7/16, 1973 г.3, Ермолов Р. С, "Цифровые частотомеры", МЭнергия, 1 973, стр. 147,рис. 5-15,3Блок-схема устройства приведена на четеже.Устройство содержит вычитающий счетчик1, группу ключей 2, эжмент И 3, блокзапуска 4, в состав которого входят триггер 55 и алемент задержки 6,...

Номер патента: 525089

Опубликовано: 15.08.1976

Авторы: Билинский, Виксна, Казакевич, Микельсон

МПК: G06F 7/39

Метки: множительное

...устроиства и приняты обозначения; 1 - регистр (сомножителей); 2 и 2 - группы ключевых элементов; 3 - схемы сравнения; 4 - генераторы неповторяюшихся псевдослучайных чисел; 5 - элементИ;15 16 - счетчик накопитель; 7 - счетчик числа испытаний; 8 - блок управления; 9 - делитель частоты,Работа множительного устройства, начиная с момента записи блоком управления 8о случайных кодов в генераторе неповторяюшихся псевдослучайных чисел 4, осуществляется в следующем порядке. Импульсы тактовой частоты переписывают в генераторах 4 неповторяюшихся псевдослучайных чисел все новые числа, однако делитель частоты 9 подает на группы ключевых элементов 2 только каждый х,импульс тактовой частоты, Это производится с целью снижения автокорреляции в...

Номер патента: 538364

Опубликовано: 05.12.1976

Авторы: Березняков, Ключко

МПК: G06F 7/39

Метки: полиномов, умножения

...в двоичном коде информационная последовательность от источника информации. В исходном состоянии в регистре 1 и линии задержки 2 записаны нули, т. е. информация отсутствует .С поступлением информационной последовательности М(Х)в регистр 1 на выходе сумматора 4 появляются двоичные символы соответстукнцие произведению Ь(Х) Р,(х) = =М(Х)(к ф Х+1) таккаксумматор 4 связанс входом и параллельными выходами регистра 1 ч538364 Составитель В. ЖуковРедактор А. Зиньковский Техред О, Луговая Корректор И. Гокси аз 5721/2 ЦНИИ ПИ 11303 Тираж 864 осударственного комитет по делам изобретений Москва, Ж, РаушскПодписное а Совета Министров ССС и открытий ая набд. 4/5филиал ППП фПатент", г. Ужгород, ул. Проектная, 4 рез сумматор 3. В эти же моменты времени...

Номер патента: 541170

Опубликовано: 30.12.1976

Автор: Агибалов

МПК: G06F 7/39

Метки: умножения

...5 сумматоров без изменения. Код множителя через блок 2 преобразования прямого кода в дополнительный проходит также без изменения на второй вход блока сумматоров, где последовательно во времени отпирает клапаны своими значащими разрядами. Так как комбинация открываемых клапанов в блоке 5 сумматоров соответствует кодовой комбинации множителя, а на входы каждого последующего сумматора подается результат предыдущего суммирования и задержанный соответствующим обр азом код множимого, то в результате суммирования частичных произведений на выходе блока сумматоров 5 образуется код произведения,В случае умножения отрицательных чисел код множимого, проходя через блок 1, запущенный знаковым разрядом множителя, преобразуется в дополнительный по...