Устройство для умножения

Союз Советскик Социапистических Республик(22) Заявлено с присоединен (23) Приорите 0306,79 (2) 2786427/18ем заявки М Государственный комитет СССР по делам изобретений и открытийОпубликовано ЗЭ 06.81, Бюллетень М 2Дата опубликования описания ЗОО 6.81 53) УДК 681. 32(72) Автор изобретения лькинд Ленинградское специальное конструкторск тяжелых и уникальных станков бюро(54) УСТРОЙСТВО пЛЯ УМНД;ЕН осуществляется умножение множимогоотдельно на старшую и младшую половину оазгяцов множителя. 11 обавлени"ем множимого к содержимому первогорегистра частичных произведенийуправляют последовательно старшиемножители, добавлением множимого ксодержимому второго регистра частичных произведений управляют последовательно младшие разряды. Процессыидут одновременно, поэтому в целомуменьшается время умножения. Длясуммирования двух частичных произведений одно из них сдвигается ць/2 раз, 5 где И - количество разрядов множимого и чере . коммутатор поступаетна суммирование с другим частичнымпроизведением 2).Недостаток устройства - низкое 2 О быстродействие, определяемое тем,что перед сложением двух частичныхпроизведений требуется дополнительное время на пт/3 сдвигов.Время умножения этого устройства 2 составляет,Ь,ЗО Изооретение относится к вычислительной технике и может бы в ь спользовано в арифметических устройствахцифровых вычислительных машин.Известно устройство для умно:ения чисел, основанное на запоминании цифр переноса и выполненное сосдвигом частичных воспроизведенийвправо на один разряд, с анализоммножителя, начиная с младших разрядов, и сохранением младшей частипроизведения н регистре множителя.Устройство содержит также триггерзапоминания, сумматор - два дополнительных младших разряда, Ускорение умножения происходит за счетанализа двух цифр множителя 1).Недостаток заключается в том,что в случае, если обе цифры равны1, то ускорения умножения небудет, кроме того - устрйство характеризуется большим количествомоборудования,Наиболее близким к предлагаемомуявляется устройство, содержащеерегистры множйтеля, множимого, дварегистра частичных произведений,два сумматора, схему управления икоммутатор. Работа этого устройствазаключается в том, что одновременно ф,л ( 1 ) Е 2 оМ 2 Е ремя одного сдвига; ремя одного суммироавия;и - количество разрядовмножителя;ЧЬЯ) - время сдвига регистров множителя;и - время сдвига частичных произведений, результатов параллельного множения;время суммированиядвух частичных произведений. 10Цель изобретения - повышения быстродействия.Поставленная цель достигаетсятем, чего устройство для умножения,содержащее первый и второй сдвигающие регистры частичных произведений,соединенные поразрядно с двумя сумМаторами, коммутатор, регистр множимого, блок хранения множителя,блок управления, первый выход которого соединен со входами управления 20сдвигом первого и второго регистровчастичных произведений и со входомуправления сдвигом блока хранениямножителя, второй выход блока управления соединен со входами записи первого и второго регистров частичныхпроизведений, третий выход блока управления соединен со стробирующим входом регистра множимаго и входамиустановки регистров частичных произведений, четвертый выход блокауправления подключен к управляющемувходу коммутатора, содержит блокраспределения множителя, содержащийэлементы И, блок хранения множителясодержит два сдвигающих регистра.соответственно четных и нечетныхразрядов множителя, выходы четныхэлементов И блока распределениямножителя подключены к соответствущим входам регистра нечетных разрядов множителя, первые входы элементов И блока распределения множителясоединены со входами множителя устройства, а вторые входы соединеныс третьим выходом блока управления,выходы регистра множимого подключены первым входом элементов И первойи второй групп, выход каждого элемента И первой группы соединен спервым входом соответствующего раз- щоряда первого сумматора, выходы элементов И второй группы соединенысо входами коммутатора первой группы, вторые входы каждого элемента Ипервой группы подключены к выходурегистра четных разрядов, второйвход каждого элемента И второй группы подключен к выходу регистра нечетных разрядов, выходы старших разрядов первого сдвигающего регистрачастичных произведений соединены60со вторыми входами разрядов первогосумматора со сдвигом на один разрядн сторону младших разрядов, выходымладших разрядов первого сдвигающего регистра частичных произведений 65 соединены со входами этого же регистра со сдвигом на один разряд в сторону младших разрядов, выходы разрядов второго регистра частичных произведений соединены с первымивходами разрядов второго сумматора со сдвигом на один разряд в сторону младших разрядов, вторые входы разрядов второго сумматора соединены с выходами коммутатора, входы втооой группы которого соединены с выходами разрядов первого регистра частичных произведений. Сущность изобретения заключаетсяв следующем.Умножение осуществляется отдельнона четные и нечетные разряды множителя, В этом случае для полученияполного произведения не требуетсясдвигатьт/2 раз частичные произведения друг относительно,цруга, В прототипе необходимость сдвигов обусловлена тем, что умножение происходит отдельно на старшую и младшуюполовину разрядов множителя,На фиг. 1 приведена структурнаясхема устройства для умножения; нафиг. 2 - схема умножения; на 4 иг.3 конструкция блока управления.устройство для умножения содержитблок 1 распределения множителя, состоящий из элементов И 2, сдвигающий регистр 3 четных разрядов и сдвигающий регистр 4 нечетных разрядов,составляющие блок 5 хранения множителя, регистр б множимого, группуэлементов и б - 8, блок 9 управления, коммутатор 10, сумматоры 11 и12, сдвигающие регистры 13 и 14частичных произведений, выходы 1518 блока 9 управления. Выходы всехнечетных элементов И 2, блока 1распределения множителя подключенык инФормационным входам регистра 3четных разрядов, выходы всех четныхэлементов И 2 блока 1 распределениямножителя подключены к информационным входам регистра 4 нечетныхразрядов.Стробирующие входы элементов И 2блока 1 и регистра б множимого ивходы установки в 0 регистров 13 и14 подключены к выходу 17 юлока 9управления, Сигнал на выходе 17производит запись множимого в регистрб множителя в регистры 3 и 4, причемв регистр 3 обеспечивается записьчетных разрядов, в регистр 4 - нечетных, в регистрах 13 и 14 записываются во всех разрядах нули, Выходы регистра б множимого соединеныпоразрядно с первыми входами сумматора 11 через элементы И 7 и спервыми входами сумматора 12 черезэлементы И 8 и коммутатор 10, стробирующие входы элементов И 7 и 8соединены с выходами младших разрядоврегистров 3 и 4 соответственно, 842799В процессе умножения на первыевходы сумматоров 11 и 12 поступаютзначения разрядов множимого или логические нули в зависимости от значения в анализируемом четном и нечетном разряде множителя, которыечерез выходы с регистров 3 и 4 стробируют элементы И 7 и 8 соответственно.Вторые входы разрядов сумматоров12 и 11 соединены с выходами регистра 14 частичных произведений иполовиной выходов регистра 13 частичных произведений соответственно,причем соединение разрядов выполнено со смещением, при котором выходК-го разряда регистра 14 или 13 соединен со входом (К)-го разрядасумматора 12 или 11,где К - номер разряда.Вторая половина выходов регистра13 частичных произведений соединенасо второй половиной входов соседнихразрядов этого регистра. Каждый 1-ыйвыход второй половины разрядов регистра 13 частичных произведенийсоединен с (1-1) входом этого регистра, где 1 - номер разряда. Первая половина первой группы входовкоммутатора 10 соединена с выходамиэлементов И 8, вторая половина первой группы входов коммутатора 10подключена к шине логического 0,Такое подключение входов сумматоров 11 и 12 обеспечивает сдвигрезультата суммирования в регистрах13 и 14 на один разряд в сторонумладших разрядов на каждом тактесуммирования, что дополнительно повышает быстродействие без увеличения количества оборудования, Регистры 3,4, 13 и 14- сдвигающие,Входы, управляющие их сдвигомсоединены с выходом 15 блока 9 управления, на котором формируютсяимпульсы управления сдвигом. Входыуправления записью регистров 13 и14 подключены к выходу 16 блока 9управления, на котором формируютсяимпульсы записи.Управляющий вход коммутатора 10подключен к выходу 18 блока 9 управления, В зависимости от сигналана выходе 18 (логический 0 или1) коммутатор 10 соединяет своивыходы поразрядно с первой группойвходов или со второй. Первая группавходов подключена к выходам элементов .И 8 и к шине логического 0,5вторая группа входов подключена квыходам сдвигающего регистра 13 частичных произведений. Устройство работает следующим образом.Перед умножением обеспечивается запись множимого в регистр б множителя в регистры 3 и 4 и нулей в регистры 13 и 14 блоком 9 управления,который формирует импульс на выходе 17.Умножение происходит в два этапа:получение двух частичных произведений и сложение их между собой дляполучения полного произведения. Втечение первого этапа блок 9 формирует на выходе 18 сигнал, присутствие которого на управляющем входекоммутатора 10 обеспечивает соединение части входов коммутатора 10с выходами элементов И 8 и частивходов с шиной логического 0,В результате множимое с выходоврегистра 6 через элементы И 8 и коммутатор 10 поступает на входы половины разрядов сумматора 12, на входы второй половины разрядов которого поданы логические 0.Получение частичных произведенийосуществляется параллельно в двух2 О регистрах 13 и 14 потактно путемсложения и сдвига.В каждом такте блок 9 управленияформирует поочередно на выходах 16и 15 импульсы записи и сдвига, Припоступлении на входы записи регистров 13 и 14 импульса записи обеспечивается запись в эти регистры результатов суммирования в сумматорах11 и 12. Импульс сдвига формируетсяна выходе 15 блока 9 и обеспечивает сдвиг содержимого в регистрах3,4 13 и 14, Таким образом, обеспечивается сдвиг каждого результатасуммирования в регистра 13 и 14 относительно предыдущего результатана два разряда.Блок 9 управления выдает (-1)импульсов записи иа/ импульсов сдвига на управляющие входы регистров 3,4,13,14.40 Второй этап (получение полногопроизведения) реализуется следующимобразом.Блок 9 меняет значение сигналовна выходе 18 на противоположное приэтом коммутатор 10 коммутирует поразрядно первое частичное произведение с выходов регистра 13 на входы сумматора 12 со сдвигом на одинразряд. Блок 9 управления формируетна входе 16 импульс записи, которымобеспечивается запись в регистр 14произведения. Таким образом, обеспечивается сложение двух частичных произведений и получение полного произведения,Блок 9 управления содержит элементы 19 и 20 задержки, триггер 21,элементы И 22,23,генератор 24,элемент НЕ25, счетчик 26, элемент ИЛИ 27,При поступлении на устройствобО умножения сигнала Пуск он поступает на выход 17 и через элемент 19задержки на установочный вход ВЯ триггера 21.Время задержки элемента 19 должно65 быть больше времени записи в регист 8427995 ".5 ры 3, 4 и б и установки в 0 регистров 13 и 14.Триггер 21 обеспечивает на выходе 18 блока 9 управления логический уровень, при котором коммутатор 10 соединяет выходы элементов И 8 со входами сумматора 12. Одновременно сигнал с выхода триггера 21 открывает элементы И 22 и 23. На вторые входы элементов И 22 и 23 с генератора 24 поступают импульсы прямой и инверсной полярности соответственно , инверсия полярности обеспечиваетоя элементом НЕ 25. Импульсы с выхода элемента И 22 поступают на выход 15 блока 9 управления и вход счетчика 26.оПосле прохождения через счетчик 26 количества импульсов необходимо: го для получения частичных произ: ведений на выходе счетчика 26 фор- мируется импульс, устанавливающий триггер 21 в исходное состояние. При этом закрываются элементы И 22 и 23, и с выхода 15 блока управления прекращается выдача импульсов сдвига сигнал на выходе 18 инвегтируется и коммутатор 10 подключае В 1;ходы регистра 13 ко входам сумматора 12.Формирование импульсов записи на выходе 16 блока 9:управления обес ечн=,аетсй с вьухода элемента ИЛИ 21, Ба этапе получения частичных произведений на первый вход элемента ИЛИ 27 пОст 5 упают импульсы с выхода эле- мента И 23., на этапе получения полного произведения на второй вход элемента ИЛИ 27 с выхода счетчика 26 чеуэез э 1 емент 1 задержки поступает импульс, время задержки котс- рого должно быть больше времени переключения коммутатора 10.Повышение быстродействия обеспе.-:иваетсй за счет уменьшения времениумнОжения на величину 755 пй"- бсЬ и совмещения сложений со сдвигом на орпин раэря: при голучении частичныхпроизведений.Врем;. Умножения устройства состав 1Соавнение Формул (1) и (2) показы- :дает, что в Лрор 1 луле (2) Отсутствует член 15Я 1 , т.;.,Время умножения, гадьданного устройства меньш 5 е Времени умножения известного устррйства на эт/ зуВОЛ 11 ЧИН 51, Чаще всеггу Ъ, - ъ:3В этом сл чае, как Видно из сра.,не-. ний (1) и (2)у ВРемй Умно кения;умепрь шается в 1,5 раза.Предлагаемый принцип увеличения быстродействия позволяет реализовать устройство для умножения с большим увеличением быстродействия. Для этого блок хранения множителя должен быть вь 5 полнен не в виде двух регистров (четных и нечетных разрядов), а в виде п - регистров. При этом в первый регистр записываются . - первый, (и+ 1) -й,(2 п+1) -й,разряды множимого, во второй регистр второй, (и+2) -й, (2 п+2) -й,разряды множимого и т.д,до и-го регистра,в который записываются и-й 2 п-й, разряды множителя. Такое устройство содержит и регистров частичных произведений и п сумматоров, Выходы разрядов регистров частичных произведений соединяются нес соседними входами сумматоров, а со входами празрядов. Формула изобретения Устройство для умножения, содержащее первый и второй сдвигающие регистры частичных произведений, соединенные поразрядно с двумя сумматорами, коммутатор, регистр множимого, блок хранения множителя, елок управлений первый выход которого соединен со входами управления сдвигом первого и второго регистров частичных произведений и со входом управления сдвигом блока хранения множителя, второй выход блока управления соединен со входами записи первого и второго регистров частичных произведений, третий выход блока управления соединен со стробирующим входом регистра множимого и входом установки регистров частичных произведений, четвер.ый Выход блока управления подключен к управляющему входу коммутатора, о т л и ч а ю щ е е с я тем, что, с дрелью повышения быстродействий, оно содержит. блок распределения множителя, содержащий элементы И, блок хранения множи:еля содержит два сдвигающих регистра соответствен но четных и не .етн.х разрядов мно-" жителя, выходы четных элементов И блока. распределения множителя под- КЛЮЧЕНЫ К СООТВЕТСТБуЮЩИМ ВХОДам регистра нечетка;х разрядов множителя, первые В;.Одь 5 элементов И блока распределения ножителй соединены со входами М 55 ожителя устройства а. вторые входь 5 с:.едизены с третьим выходом блока управления, выходы гистра множимого подключены первым Входом элементов И первой и второй групп, выход каждого элемента И первой группы соединен с первым входом соответствуюш го разряда первого сумматорау выходы элементов И второй группы соединены со входами кожлутатора первой группы, вторые Входы каждого ЗлеМеНта И первЧрй гРУппы подключены к выходу рэгистра четных разрядов, второй вход каждого элемента И ВтОрой 1 рруппы подключен к Выходу регистра нечетных разрядов выходы старших разрядов первосдвигающегоО регистра частичных произведений соединены со вторыми входами разрядовпервого сумматора со сдвигом на одинразряд в сторону младших разрядов,выходы младших разрядов первого сдвигающего регистра частичных произведений соединены со входами этого жерегистра со сдвигом на один разрядв сторону младших разрядов, выходыразрядов второго регистра частичныхпроизведений соединены первыми входами разрядов второго сумматора сосдвигом на один разряд в сторонумладших разрядов, вторые входы разрядов второго сумматора соединеныс выходами коммутатора, входы второй группы которого соединены с выходами разрядов первого регистрачастичных произведений. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРУ 357561 кл. С 06 Р 7/39, 1970.2. Карцев М.А. Арифметическиеустройства электронных цифровых машин, М Физматгиэ, 1958, с. 33,рис. 35 (прототип).842799 МНОж У 1 ЮО УЧфОКЫВ ЯЙЗЯЯфЫнепжиФеля ЕЕрФоу ЧаСяичнаЕюрааюРИачие Я 7Ф Я Я 1 0ю, ",""г,г,г,г,г,г, у,г, г,ю ц в 4 зг о ПраизРУеи фиг. 2 Составитель Н. Слисар Техред И. Асталош Корректор Н едйктОэ И. КОнс 1 л тираж 745 ВНИИПИ Государственного пО дблс 1 м изобретении и москва, Ж, РаушскЗаказ 5102/бО дписнОВССР омитета Соткрытийя наб., д. 113035,Филиал ППП Пате Х, Х. Х,Х,Х,ХаоУ ф ХХ, Х,Х Х,)У,Х ,Х+Х,ХеХ К,ЯХю уЮ% у у у у у у иножимоюфф нечетные раьРяды