Устройство для умножения и деления

(51)Я, Кл. 6 06 Г 7/52 3 Ъеудерстеееай еактет СССР ге девам ваееретеквк в етарытвк(72) Авторы изобретения Ю.П. Барметов и Ю.И. Евтее Воронежский технологический ите 54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ И ДЕЛ вычислить исполь. ельных ма- вычисли ое вычислинейных сигналов, е преобра- реобразова- преобразо- выходных явл так ф Недостатком этого ляются достаточно вы рудования, в частнос ции потенцирующего Ф преобразователя.Цель изобретения рат оборудования,мине строиства яв кие затраты обо, для реализакциональяого ров мен сокращение затя Изобретение относитсятельной технике и может бзовано в цифровых вычислишинах и специализированнытельных устройствах,Известно логарифмическлительное устройство дляпреобразований аналоговыхсодержащее логарифмическизователи, блок линейных иний, антилогарифмическийватель, блок Формированиямасштабных коэффициентов едостатком данного устройствается сложность его и его блококак, в частности, блоки логарского и атилогарифмического изования помимо элементов собслогарифмирования и атилогарифния содержат также пороговыеы, масштабные элементы, делитсумматоры, источники опорногоения,Наиболее близким по техническому решению к изобретению является устройство умножения и деления, содержащее логарифмирующие Функциональные преобразователи,потенцирующий функци.ональный преобразователь,алгебраический сумматор, причем входы логарифмирующих функциональных преобразователей соединены со входами операндов устройства, выходы логарифмирующих преобразователей соединены со входами алгебраического сумматора, выходы которого соединены со входами потенцирующего функционального преобразователя, выход которого соединен с выходом устройства 21,898424эанное старшими разрядами выхода сумматора.Такое построение устройства позво"ляет сократить объем оборудования известного устройства без уменьшенияего быстродействия эа счет использования в устройстве функциональногопреобразователя, осуществляющего потенцирование младших разрядов мантис- " 10 сы. Функциональные преобразователи,используемые в устройстве, имеют одинаковую структуру и могут выполняться на постоянных запоминающих устрой ствах. Алгебраический сумматор в отличие от простого сумматора содержитдополнительно, две линейки переключателей прямого или инверсного кода, аблок сдвига может выполняться на широко распространенных схемах мультиплексирования. Таким образом, вновьвводимые блоки и связи не являютсяболее сложными и аппаратуроемкими./ Формула изобретения ПРиведение результата к форме с фиксированной запятой осуществляется блоком сдвига 5 путем сдвига выхода потенцирующего Функционального преобразователя 4 относительно выхода уст" ройства вправо или влево в зависимости от знака на выходе алгебраическо" го сумматора 3 на число разрядов, ука 55 Поставленная цель достигается тем,что в устройство введен бЛок сдвига,причем входы логарифмирующих функциональных преобразователей соединены со входами операндов устройства,выходы логарифмических преобразова:телей соединены со входами алгебраического сумматора, выходы младшихразрядов которого соединены со входами потенцирующего Функционального преобразователя, выходы которого подключены к информационным входам блокасдвига, управляющие входы которогоподключены к выходам старших разрядовалгебраического сумматора, а выходыблока сдвига являются выходами устройства.На чертеже представлена структурная схема устройства.Устройстео содержит логарифмирующие функциональные преобразователи 1и 2, алгебраический сумматор 3, петенцирующий функциональный преобразователь 4, осуществляющий потенцирование младших разрядов мантиссы, блоксдвига 5,Устройство работает следующим образом.Умножение и деление чисел, представленных в форме с фиксированнойзапятой, в данном устройстве реализуется по следующему алгоритму:ь СЕ,а Е УВ); И ,е - ЕО,Ь),Логарифмь 1 чисел а и б подаютсяна вход алгебраического сумматора 3,где над ними производят операции суммирования или вычитания и затем младшие разряды, соответствующие мантиссе числа с, и знак поступают в потен"цирующий функциональный преобразователь 4, выполненный аналогично логарифмическим функциональным преобразователям 1 и 2 и реализующий операциюпотенцирования младших разрядов мантиссы,зо 35 40 45 50 Устройство для умножения и деления, содержащее логарифмирующие функциональные преобразователи, потенцйрующий функциональный преобразователь, алгебраический сумматор, причем,входы логарифмирующйх Функциональныхпреобразователей соединены со входами операндов устройства, выходы логарифмирующих преобразователей соединены со входами алгебраическогосумматора, выходы младших разрядовкоторого соединены со входами потенцирующего функционального преобразователя, о т л и ч а ю щ е е с я тем,что, с целью сокращения затрат оборудования, в неге введен блок сдвига,причем выходы старших разрядов алгебраического сумматора подключенык управляющим входам блока сдвига, инФормационные входы которого соединеныс выходами потенцирующего Функционального преобразователя, а выходы блокасдвига являются выходами устройства.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР Иф 650082, кл, С 06 С. 7/24, 1976,2. Бузунов Ю.А., Вавилов Е.Н Принципы построения цифровых вычислительных машин. Киев, "Техника", 1972 (прототип).89812 Составитель Л. ИедведевТехред Ж. Кастелевич Корректор И. Пож актор И. Недолуженко аз 11950/ 65 Тираж 731 П ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раущская наб., д.одписно Филиал ППП "Патент", г. Ужгород, ул, Проектн