Устройство для умножения

ОПЙСАВИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик о 868752 1) Дополнительно т. свид-ву - ф 51)м К 3С 06 Г 7 2) Заявлено 13,1228 (2) 2695323/18-2 с присоединением заявки Ио(23) Приоритет Гос рственный комнтСССРлам нзобретеннйн открытнйЮ.П,Барметов и Ю.И.Евтее Заявите Воронежский технологический институт(54) УСТРОИСТВО УМНОЖЕНИЯ тся к цифровой е.и преднаэначе чных чисел, е Фиксированной а для умножения ния двух чисел ий одного иэ ни азрядов Ц и О 2 .Наиболее близким по технической сущности к предлагаемому является устройство для умножения, содержащее генератор кратных множимого, регистр множителя, коммутаторы, параллельные сумматоры без распространения переноса, параллельный сумматор с одновре.менным переносом и элементы задержки 3 .Однако данное устройство обладает относительно низким быстродействием вследствие применения элементов задержки для синхронизации поступления Различных Разрядов на сумматоры. 25Цель изобретения - повышение быстродействия устройства.Поставленная цель достигается тем, что в устройстве для умножения, содержащем генератор кратных множимо коммутаторы и блок. суммирования ча О го,сИзобретение относ вычислительной техни но для умножения дво представленных в фор запятой,Известны устройст формирующие проиэвед иэ частных проиэведе на различные группытичных произведений, причем вход множимого устройства подключен ко входу генератора кратных множимого, в выходов которого подключены к информационным входам и коммутаторов( ь = в ;т = 2 , где е, - количество8разрядов множителя; К - количество разрядов в каждой группе множителя), управляющие входы которых соединены с и входами групп разрядов множителя, а выходы подключены ко входам блока суммирования частичных произведений, блок суммирования частичных произве-. дений содержит (и) (р+Е)-разрядных . комбинационных сумматоров (р - количество разрядов множимого), причем разрядные входы первой группы каждого 1-ого сумматора ( 3. = 1п) соединены с выходами разрядов соответствующего 1-ого коммутатора, а разряды второго входа - с р старшими разрядами выхода (1+1) - ого сумматора, разрядные входы второй группы (и) -ого сумматора соединены с р старшими разрядами выхода п-ого коммутатора, разряды выхода первого сумматора, Н младших разрядов выхода каждого из последующих сумматоров и К младших разрядов выхода и-ого коммутатора являются раэрядами выхода устройства.На чертеже представлена структурная схема предлагаемого устройства,Устройство содержит генератор 1кратных множимого, комммутаторы 2(4 4 я) . Код множимого (М) подается со входа 5 множимого устройства на вход генератора 1 кратныхмножимого а код множителя - со вхо(Ода б множителя устройства на управляющие входы коммутаторов 2, соответственно группами,по разрядов.На выходах генератора 1 кратных множимогоформируются коды произведений разрядов множимого на все возможные числа 15от О до И (И - максимальное возможноечисло, записываемое 1 разрядамиЮ2 х) . С выходов генератора 1 коды полученных произведений подаютсяна информационные входы коммутаторов2 таким образом, чтобы на входы каждого коммутатора 2 подавались произведения множимого на все возможныечисла от О до Б,25На выходах коммутаторов 2 формируются коды произведений множимого на те разряды множителя, которые подаются на управляющие входы коммутаторов 2, Коды с выходов коммутаторов 2 поступают на входы соответствующих параллельных сумматоров 4, на другие входы которых поступают старшие разряды результатов сложения на предыдущих сумматорах 4, Результат умножения формируется выходом сумматора 4, а З 5 также группами младших разрядов с выходов сумматоров 4 4 пи последнего коммутатора 2.За счет изменения конструкции суммирующего блока увеличивается быстро О действие предлагаемого устройства, работающего в параллельном режиме,Формула изобретенияУстройство для умножения, содержащее генератор кратных множимого, коммутаторы и блок суммирования частичных произведений, причем вход множимого устройства подключен ко входугенератора. кратных множимого, в выходов которого подключены к инфорЕмационным входам и коммутаторов (ищ = 2, где Ю - количество разрядовмножителя ) - количество разрядов вкаждой группе множителя), уйравляющиевходы которых соединены с и входамигрупп разрядов множителя, а выходыподключены ко входам блока суммирования частичных произведений, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия, блок суммирования частичных произведений содержит (п) (рт-разрядных комбинационных сумматоров (р - количество разрядов множимого), причем разрядные входы первой группы каждого 1-ого сумматора (1 = 1 п) соединЕны с выходами разрядов соответствующего1-ого коммутатора, а разряды второговхода - с р старшими разрядами выхода (1+1)-ого сумматора, разрядные входы второй группы (п) -ого сумматорасоединены с р старшими разрядами выхода и-ого коммутатора, разряды выходапервого сумматора, к младших разрядоввыхода каждого иэ последующих сумма. -торов и Е младших разрядов выходап-ого коммутатора являются разрядамивыхода устройства,Источники ниформации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 562818, кл. С 06 Р 1/39, 197 5,2. Патент США Ф 4041292,кл, 235-164, 1977,3. Авторское свидетельство СССР9 583433, кл . С 06 Г 7/39, 197 6 (прототип) .8 б 8752 Составитель Н.СлюсаревТехред С,.Мигунова Корректор У,Пономаренк дактор М,Митровк аз 8330/71 е П Патент, г. Ужгород, ул, Проектная, 4 ил иал Тираж 748 ВНИИПИ Государств по делам изобр113035, Москва, ЖПодписное о комитета С й и открытий ушская наб.,