Виневская

Номер патента: 1727122

Опубликовано: 15.04.1992

Авторы: Виневская, Головко, Гузик, Каляев, Станишевский, Сулин, Тарануха

МПК: G06F 7/64

Метки: интегрирующее

...схему 77, что эквивалентно увеличению значения приращения ЬПа в 2 раза. Это обусловлено согласованием весов приращения Л Па с младшим разрядом порядка Па. При выполнении операции коррекции порядка Па в первом и четвертом этапах открывается схема И элемента 78 по сигналу, поступавшему на вход 20. В конце действий над порядками поступает (с входа 29) импульс коррекции И 1 через схему И элемента 78, элемента ИЛИ 80 и одни входы сумматора 81, на другие входы которого подается с входов 11, 12 значение порядка Па, При этом в знакоразрядном сумматоре, состоящем из элементов 79, 80, 82, 831, 832, 84 и сумматора 81, выполняется операция: Па.=Па,Процесс коррекции порядка Па в знакоразрядном сумматоре поясним на примере.П р и м е р 1,...

Номер патента: 1056182

Опубликовано: 23.11.1983

Авторы: Виневская, Головко, Каляев, Лисуненко, Станишевский, Сулин, Тарануха

МПК: G06F 7/49

Метки: запятой, плавающей, суммирующее

...пятые входы подключены к старшему значащему выходу четырех- разрядного сумматора, входу второго элемента задержки и к первому входу элемента И-НЕ, второй и третий входы которого соединены соответственно с младшим и средним знаковыми выходами четырехразрядного сумматора, подключенными к входам, соответственно третьего и четвер-.того элементов задержки и соответст венно к первому и второму входам третьего элемента 2 И-ИЛИ, третий и четвертый входы которого подключены к выходу элемента И-НЕ, а выход третьего элемента 2 И-ИЛИ соединен с единичным входом первого триггера и. с шестыми входами первого и второго элементов 2 И-ИЛИ, выходы которых подключены соответственно к нулевому и единичному входам второго триггера, прямой выход которого...

Номер патента: 868751

Опубликовано: 30.09.1981

Авторы: Виневская, Головко, Гузик, Каляев, Матвеева, Станишевский, Сулин, Тарануха

МПК: G06F 7/49

Метки: умножения

...29) в регистр 26 сигналом, поступающим на вход 31, мантисса множимого (по входу 35) в регистр 19 сигналом, поступающим на вход 30. Суммирование порядков осуществляется по сигналу выделения .порядков, поступающему на вход 34, следующим образом.Предварительно порядок множимого перезаписывается из регистра 26 в старшие разряды регистра 28. На селективные входы сумматора 18 поступает старшими разрядами вперед порядок множителя в виде знакоразрядных кодов. В зависимости от знаковых разрядов порядка множителя (операндами ) сумматор 18 настраивается на суммирование (вычитание) единичного разряда, поступающего с выхода элемента И 8, с полноразрядным кодом порядка множимого (операнда Ь ), поступающего на входы сумматора 18 с выхода ре" гистра 28,...

Номер патента: 860063

Опубликовано: 30.08.1981

Авторы: Виневская, Головко, Каляев, Кривошапко, Станишевский, Сулин, Тарануха

МПК: G06F 7/49

Метки: деления, запятой, плавающей

...коде настраивается сумматор 7 на вычитание (суммирование) единичного разряда порядка делимого в избыточном коде изполнораэрядного кода порядка делителя в позиционном коде. С приходомкаждого последующего, начиная снулевого, разряда порядка делимогов избыточном коде промежуточная разность порядков поступает с выходарегистра 22 на вход сумматора б сосдвигом на один разряд в сторонустарших разрядов. Тем самым обеспечивается согласование весовых разрядовделимого в избыточном коде и промежуточная разность порядков. Из сумматора 7 информация подается через сумматор б в преобразователь 4 кода, гдеона преобразуется в знакораэрядныйкод. При этом +1 выдается через элемент 24 на выход 26 тогда, когда промежуточная разность порядков 5 Ъ +3,а -1...

Номер патента: 734677

Опубликовано: 15.05.1980

Авторы: Виневская, Недостоева, Станишевский

МПК: G06F 7/38

Метки: мантиссы, порядка, преобразования

...порядков,блок формирования приращения порядка,причем входы слагаемых порядка и выходприращения порядка подключены к соответствующим входам реверсивного счетчика,выходы которого подключены ко "."."734677 пф Составитель Л, Недостоеваедактор Н. Горват Техред М. Петко Корректор М. ПЗа каз 2222/11 Тираж 751 БНИ ИП И Государственног по делам изобретений 113035, Москва, Й, РПодписноекомитета СССРоткрытийушская наб., д. 4 атент", г. Ужгород, ул. Проектная иал ПП только по текущим, но и по предыдущими экстраполированным значением переменной Ч Й). 5Формула изобретения Устройство для автоматического преобразования мантиссы и порядка, содержащее реверсивный счетчик, управляемый регистр сдвига, элемент запрета, сумматор порядка, блок анализа...

Номер патента: 637833

Опубликовано: 15.12.1978

Авторы: Виневская, Омельченко, Станишевский

МПК: G06J 1/02

Метки: интегратор, цифровой

...пропРомежУточный РегистР б, Далее 1/2 ьчр;поступает в накопительный сумматор 7. 65 Для получения 1/16 дчр, величина 1/2 ьчрссумматора 7 поступает в регистр 2 множимого через первую группу элементовИ 4 со сдвигом вправо на три разрядав первый промежуточный регистр б. Полученная величина 1/16 дур складывается с записанной в накопйтельном сумматоре 7 величиной //2 ЬУр 1, Полученнаясумма Е 2 запоминается в накопитель,ном сумматоре 7,Величина Е образуется при слозжении величины Я и величины Егкоторая со второго промежуточного регистра 8 передается на первый промежуточный регистр 6 и суммируется свеличиной Е г, хранимой в накопительном сумматоре 7. Сумма запоминаетсяна накопительном сумматоре 7,Для вычисления величины Еь изБП на буферный...

Номер патента: 590774

Опубликовано: 30.01.1978

Авторы: Виневская, Недостоева, Станишевский

МПК: G06J 1/02

Метки: запятой, интегратор, плавающей, цифровой

...является повышение быстродействия.Поставленная цель достигается тем, что в известное устройство введены блок выравни вания начальных порядков и блок управления выравниванием начальных порядков,при. чем первый вход блока управления выравнивания начальных порядков соединен со вхо. дом переменной интегрирования интегратора, второй - с выходом блока образования приращения порядка подынтегральной функции, выход регистра порядка подынтегральной функции соединен с первым входом блока выравнивания начальных порядков, второй вход которого соединен с первым выходом блока управления выравниванием начальных порядков, третьими входами реверсивных счетчиков и пятым выходом интегратора, третий - с первым входом приращения подынтегральной функции...

Номер патента: 510727

Опубликовано: 15.04.1976

Авторы: Виневская, Гиляровская, Недостоева, Станишевский

МПК: G06J 1/02

Метки: запятой, интегратор, интегрирующих, однородных, оцис, плавающей, структур, цифровой, цифровых

...образуются новые значения разностей порядковДв результате чего перестраиваются управ ляемые регистры 14 и 15, на выходе бл ков анализа состояний счетчиков 18 и 19 появляются потенциалы, соответствующие новым состояниям счетчиков, которые подготавливают элементы запрета 16 и 17.При прохождении мантисс приращений 7 Мр 91) через управляемые регистры 14 и 15 мантиссы задерживаются в них на величинуи - Ь д ( )) определяемую510727 ГТПР(1+1) равный +1, - 1 илн О. Этисигналы поступают на вход блока 12 управления сдвигами мантиссы функции, нц сумматор 6, на выход интегратора в качествевыходного приращения порядка функцияЧПР ( 1 ф 1 ) н на реверсивные счетчаки18 и 19,Блок 12 управления сдвнгами вырабатывает сигналы сдвига мантнссы подынтеграл1 а...

Номер патента: 443397

Опубликовано: 15.09.1974

Авторы: Виневская, Недостоева, Станишевский

МПК: G06J 1/02

Метки: запятой, интегрирующих, однородных, оцис, плавающей, приращений, структур, цифровых, экстраполятор

...работы данного экстраполятораприращенийгде:30 2(1 з) -2(1, 1) +А 1 + 7(3) где:1 - номер шага экстраполяции;Ггф;, - экстраполированное,на один шагвперед значение приращения;Чг 1;+и, 72 г;+и и 7 г;+, - разности приращений первого, второго и третьего порядков,На каждом шаге вычислений хранятся первая и вторая разности 7 г; и 7 гпричем хранятся лишь мантиссы 7 т; и 7 т;. На (1+1)-ом шаге вычисляются вторая и третья разности по формулам (2), (3), (4) и запоминаются мантиссы от 1.ц и т;+1 для следующего шага,На управляющих входах схемы сдвига существует потенциал сдвига мантисс ф+1 или Я 1;.ц, полученный в предыдущем шаге. В данном экстраполяторе передача и учет приращений порядков производится с запаздыванием на один шаг. В результате...