Устройство для умножения

Союз Севетскик Социалистических т еслублик(22) Заявлено 1110.78 (23) 2672061/18-24с присоединением заявки М 06 Г 7/ Государственный комитет СССР но делам изобретений и открытий(23)Приоритет Опубликовано 30,0831.бюллетень Й 9 3 ата опубликования описания 300 881К 681.325 (088.8) 72) Автор:изобретения Г. В.А.Телеков ганрогский радиотехнический институт им. В.Д. Калмыкова(71) Заявитель 54) УСТРОЙСТВО ДЛЯ УИНОЖЕН Изобретение относится к цифровой вычислительной технике и может быть использовано при построении специа:лвзированных устройств.Известно устройство для умножения, содержащее регистры множимого и мно". жителя, сумматор и матрицу модулей, выход которой соединен со входом сумматора, а входы подключены к выходам . 1 О регистров Г 1 3Недостаток этого устройства " малое быстродействие.Более высоким быстродействием обладает устрбйство, содержащее регистры, сумматор, матрицу модулей и 1 Ф блок анализа 2 ).Однако данное устройство предназначено для вычисления произведений только положительных чисел.иболее близким к предлагаемому 2 О явл вся устройство дз)я умножения, содержащее регистры множимого и мно-. жителя, сумматор, матрицу модулей сложения, блок анализа знака, блоки элементов И и блок элементов 2 И-ИЛИ. Выходы матрицы модулей сложения соединены с первыми входами сумматора, а первые входы - с прямыми выходами регистра множимого, Информационные входыблока элементов 2 И-ИЛИ соеди- ЗО 2иены с прявими н инверсными выходами регистра множителя, а выходы соединены со вторыми входами. матрицы модулей сложения, третьй входы которой подключены к выходам первого блока элементов И, информационные Входы которых соединены с пряьыми выходами. регистра множимого, подключенного инверснымн выходами к информационным входам второго блока элементов И, Подключенных выходами ко вторымвходам суюатора, Входы блока анализа знака соединены с выходами знаковых разрядов регистров, а выход подключен к управляющим входам Tервого и второго блоков элементов И, блока элементов 2 И-ИЛИ и ко входам знакового, дополнительных и младшего разрядов суюатора 3 1.Недостаток этого устройства - невысокое быстродействие, которое связано с невозможностью получения результата старшими разрядами вперед (вначале вычисляются значения младших разрядов результата).Цель изобретения - повышение быстродействия.Поставленная цель достигается тем, что в устройство, содержащее регистр множителя, регистр множимого, 860062блок анализа знака, блок элементов И,информационный вход которого соединен с выходом регистра множимого, икоммутатор, управляющий вход которогосоединен с выходом блока анализа знака, введены многовходовой последовательный сумматор н избыточной двоичнойсистеме счисления и два регистра результата, причем выход регистра множителя соединен с управляющим входомблока элементов И, йыход которогосоединен с информационным входомкоммутатора, первая и вторая группывыходов которого соединены соответственно с и положительнымй и п отрицательными входами многовходовогопоследовательного сумматора в избыточной двоичной системе счисления,положительный и отрицательный выходыкоторого подключены ко входам младших разрядов соответственно первогои второго регистров результата, выходы старших разрядов которых соединены с (и+1) -м положительным и(и+1)-м отрицательным входами многовходоного последовательного сумматора в избыточной двоичной системе 25счисления (и - число разрядов множителя),Структурная схема устройства дляумножения приведена на чертеже.Устройство содержит входные шинымножителя 1 и множимого 2, блок 3анализа знака, регистр 4 множимого,регистр 5 множителя, блок б элементов И, коммутатор 7, многовходовойпоследовательный сумматор 8 в избыточной двоичной системе счисления,регистры 9 и 10 результата, выходныешины 11,Входные шины 1 и 2 подключены к.входам блока 3 анализа знака и регистров 4 и 5, выходы разрядов которых 40соединены соответственно с информационными и управляющими входами блока б элементов И. Выходы блока б элементов И подключены к информационнымвходам коммутатора 7, управляющие 4входы которого соединены с выходомблока 3 анализа знака, а выходы подключены к входам многовходового сумматора 8 в избыточной двоичной системе счисления. Входы сумматора 8 50соединены такие с выходами старшихразрядов регистров 9 и 10 результата,входы младших разрядов которых подключены к выходам сумматора 8.В каждом цикле работы на входы1 и 2, устройства подается последователЬным кодом, начиная со старшегоразряда, пара чисел, которая поступает в блок 3 анализа знака и в регистры множимого 4 и множителя 5.Перемножение чисел осуществляется 0блоком б элементов И, который содержит и (и - число разрядов множителя) элементов И. Результаты умножения такт за тактом через коммутатор 7 (он управляется блоком 3 ана лиза знака) подаются на отрицательные или положительные входы последонательного сумматора 8, которыйработает в избыточной двоичной системе счисления. Одновременно на(и+1)-е положительные и отрицательныенходы сумматора 8 с выходов старшйхразрядов регистров 9 и 10 результатаподаются последовательным кодом значения суммы произведений, полученнойв предыдущем цикле вычисления. Результат суммирования с выходов сумматора8 заносится в освободившиеся разрядырегистров 9 и 10 результата, С выходов последних на выходные шины 11устройства выдается вычисленное значение суммы произведений. Число цик"лов работы устройства определяетсяколичестном пар чисел, поступакщихна вход устройства. Результаты вычисления могут выдаваться последовательным кодом, старшими разрядами вперед,или параллельным кодом.Таким образом, за счет введенияв устройство многовходового последовательного сумматора в избыточнойдвоичной системе счисления и регистрон результата достигается повышение быстродействия, так как результаты могут нынодиться из регистров результата непосредственно в процессевычисления,Формула изобретения Устройство для умножения, содержащее регистр множителя, регистр множимого, блок анализа знака, блок элементов И, информационный вход которого соединен с выходами регистра множимого, и коммутатор, управлянюций вход которого соединен с выходом блока анализа знака, о т л- ч а ю щ е е г я тем, что, с целью повышейия быстродействия, н него введены многовходовой последовательный сумматор в избыточной двоичной системе счисления и два регистра результата, причем выход регистра множителя соединен с управляющим входом блока элементов И, выходы которого соединены с информационным входом коммутатора, первая и вторая группы выходов которого соединены соотнетственно с и положительными и и отрицательными входами многовходового последовательного сумматора в избыточной двоичной системе счислейия, положительный и отрицательный выходы которого подключены ко входам младших разрядов соответственно первого и второго регистров результата, выходы старших разрядов которых соединены с (и+1)-м положительным и (и+1)-м отрицательным входами многонходового последовательного сумматора в избыточной двоичной системе счисления (и - число разрядов множителя),860062 ль. Н. СлюсаревМаточка Корректор М Состави Техред Редактор Н, Буша каз 7549/ Тираж 745ИИПИ ГосУдарственного комитета СССРпо делам изобретений и открытий35, Москва, Ж, Раушская наб д. одписное 5 лиал ППП "Патентф, г. Ужгород, ул. Прое Источники информации,принятые во внимание при экспертизе