Устройство для возведения в квадрат и умножения

Союз Советских Соцнаинстнчесннх РеснублнкОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ 1185975(22) Заявлено 2111.79 (21) 2844144/18-24 с присоединением заявки Нов 6 06 Г 7/48 Государстаенный комитет СССР по делам изобретений и открытий(72) Авторы изобретения 71) Заявител СТРОЙСТВО АТ И УМНОЖЕНИЯ ени хни нив Изобрет тельнои те зовано в у зированных устройства Изве н полненнх.ы устр в виде И, ных кам судак простр в этих ения н я опер ст ые ов и- ых э ны к бло пями расОднако я возвед к обычна Изве ведения треугол двумя г подключ маторов ранения ается в ии умно ого быс ичинает ва.Цель изобп быстроаействи ции умножения еличение нении опер етенияя при выл от нос итс я к выч исли = и может быть испсльсальных ю 1 и специалислительных машинах и йства умножения, выкналратной матрицы, ды которых подсоед аторов, соединенн нения переносов 111. устройствах операкнадрат выполняется ция умножения. тно также устройство для воз 15 н квадрат, выполненное в виде ной матрицы элементов И с уппами входов, выходы которой ны к входам одноразрядных сумсоединенных цепями распрост переносов 2 1,таток этого устройства заклютом, что выполнение операжения, не обеспечинает высотродейстния, что резко огра сферу применения устройстПоставленная цель достигается тем, что в устройство для возведения в квадрат и умножения, содержащее треугольную матрицу двухнходовых элементов И и первый сумматор, причем выход первого элемента ИМ-той строки матрицы (1 с:1, , и; где и - разрядность исходных операндов) соединен со входом (2 М)-го разряда первого сумматора, выход 1-го элемента И 1 с-той строки матрицы (1:2, , п -1+1) соединен со входом,(2 М + 1 - 1)-го разряда первого сумматора, введены два нходных и ныходной коммутаторы, 1 тромежуточный регистр и второй сумкатогз, пгзичем входы первого и второго входных коьмутаторов соединены с входами операндов устройства, выход 1-го разгляда первого входного коммутатора соединен с перньмы входами элементов И М-той строки матрицы, выход щ-го разряда второго входного коммутатора (ак 1 ьл) соединен с вторьи входом (в+1)-го элемента И к-той строки матрицы, выход "Сумма" р-го разряда первого Сумматора (р:12 п) соединен с входом р-го разряда промежуточного регистра, спервьми входами р-го разряда второго сумматора ивыходного коммутатора, выход переносаперно. о сумматора соединен со входом2 п-го разряда промежуточного регистра, с первыми входами 2 п-го разрядавторого сумматора и выходного коммутатора, выходы разрядов промежуточного регистра соединены с вторыми входами соответствующих разрядов второго сумматора, выход "Сумма" и-го разряда второго сумматора (г 22 п)соединен с вторым входом 1-го разряда ( 112 п) выходного коммутатора, выход переноса второго сумматора соединен с вторым входом 2 п-горазряда выходного коммутатора, выходы выходного коммутатора являютсявыходами устройства,На чертеже представлена схема уст -ройства для возведения в квадрат иумножения.устройство содержит и-разрядныепервый 1 и второй 2 входные коьвтаторы, треугольную матрицу 3 изи+ )двухвходовых элементов И 4, первый(2 и)-разрядный сумматор 5, 2 п-раз -рядный промежуточный регистр б, нторой сумматор 7 и выходной коммутатор8 (и-разрядность исходных операндов).Входы а аа первого исходногооперанда подсоединены к входам 9 первого входного коммутатора 1 и к входам 10 второго входного коммутатора2, входы Ь,Ь Ь, 1 второго исходногооперанда подсоединены к входам 10первого нходного коммутатора 1 ик .входам 9 второго входного коммутатора 2, Выход М-го разряда 11(1 1 и) первого входного коммутатора 1 соединен с входами 12 элементов И 4 1-ой строки матрицы 3,выход а-го разряда 13 второго нходного коммутатора 2 (щ:1. и) соединен с входом 14 (щ+1)-го эле -мента И 4 1-ой строки матрицы 3,выход первого элемента И 4 к-ойстроки матрицы 3 соединен с входом"Сумма" 16 р-го оазряда 15 первогосумматора 5 (р:12 п) соединен с входом р-го разряда 17 промежуточного регистра б, с входом18 р-го разряда 19 второго сумматора 7, с входом 20 р-го разряда 21выходного коммутатора 8, выходпереноса 22 первого сумматора 5соединен.с входом 2 п-го разряда 17промежуточного регистра 6, с входом18 2 п-го разряда 19 второго сумматора 7 и с входом 20 2 р-го разряда 21выходного коммутатора 8. Выходы раз -рядов 17 промежуточного регистра 6соединены с входами 23 соответствующих разрядов 19 второго сумматора 7и с входом 20 2 п-го разряда 21 выходного коммутатора 8, Выходы разрядов 17 промежуточного регистра 6 соединены со входами 23 соответствующих разрядов 19 второго сумматора 7.Выход "Сумма" 24 г-го разряда 19 второго сумматора 7 (и:22 п) соединенс входом 25 Й-го разряда 21 (Р:12 п) выходного коммутатора 8. Выходпереноса 26 второго сумматора 7 соединен с входом 25 2 п-го разряда 21выходного коммутатора 8, Выходы выходного коммутатора 8 являются выходамиустройства,Устроиство работает следующим образом.При возведении в квадрат исходными операндами а а а,и Ь Ь 1 Ьо 1является код возводимого в квадрат числа. С выходов входных коммутаторов 1 и 2 код возводимого в квадрат числа поступает на входы 12 и 14элементов И 4 матрицы 3. Результаты20 поразрядного перемножения с выходовэлементов И 4 матрицы 3 поступают навходы первого сумматора 5. Результатсуммирования поразрядных произведении в первом сумматоре 5 с выходовд "Суммы" 16 и с выхода переноса 22поступает на входы 20 выходного комму -татора 8. Коммутатор 8 разрешаетпрохождение кода с входов 20 на ныходы устройстна. После окончания переходных процессов с выходов устройства снимается код, соответстнующийквадрату исходного числа. При ныполнении операции умножения исходнымиоперандами являются коды леремножаемых чисел. В первом такте входныекоммутаторы 1 и 2 разрешают прохождение первого сомножителя на вход 14,а второго - на входы 12 элементовИ 4 матрицы 3. После окончания суммирования н первом сумматоре 5 код по 40 лученного частного произведения запоминается в промежуточном регистре би начинается второй такт операцииумножения, при котором происходитпереключение входных коммутаторов1 и 2, н результате чего на входы14 элементов И 4 матрицы 3 проходитвторой сомножитель, а ьа входы 12первый сомножитель, Получаемыйв результате суммирования в первомО сумматоре 5 код полученного второгочастного произведения поступаетна входы 28 второго сумматора 7 исуммируется с полученным в первомтакте первым частным произведением,поступающим на входы 13 второго сум 5 матора 7 с выходов промежуточного регистра 6, После окончания суммирования н сумматоре 7 код полученногопроизведения через выходной коммутатор 8 поступает на выходы устройства. Необходимо отметить, что использование двух младших разрядон 15 сумматора 5, второго разряда 17 регистра 6 и второго разряда 19 сумматора 7 не является обяэательньи.Данное устройство позволяет сократить при выполнении операции умножения количество операции типа сложение-вычитание и сдвиг. Операция умножения выполняется за два такта, при этом введение коммутаторов5 сомножителей Устраняет необходимость пересылки сомножителей с запоминанием, модули сложения обеспечивают хранение первого частного произведения и суммирование его со вторьм частньи произведением, коммутаторы результатов операций позволяют исключить затраты времени на операцию сдвига при возведении в квадрат, обеспечивают съем результатов операции с одних и тех же выходов как при возведе нии в квадрат, так и при умножении.Увеличение быстродействия, возможность использования одной и той же схемы для возведения в квадрат и умножения расширяют сферу применения 20 устроиства. Формула изобретения Устройство для возведения в квадрат и умножения, содержащее треугольную матрицу двухвходовых элементов И и первый сумматор. причем выход первого элемента И 1-ой строки матрицы (:1,р , где п - разрядность исходных операндов) соединен со вхоцом (2 М)-го разряда первого суя матора, выход 1-го элемента И М-той строки матрицы (1:2п -1+1) соединен с входом (2+1-1)-го раз - ряда первого сумматора, о т л и ч аю щ е е с я тем, что, с целью повышения быстродействия при выполнении операции умножения, устроиство содержит два входных и выходной коммутаторы, промежуточный регистр и второй сумматор, причем входы первого и второго входных коммутаторов соединены с входами операндов устройства, выход М-го разряда первого входного коммутатора соединен с первыми входами элементов И М-той строки матрицы, выход в-го разряда второго входного коммутатора (щ:1ч) соединен с вторым входом (е+1)-го элемента И 1-той строки, матрицы, выход "Сумма" о-го оазрща первого сумматора (р-.12 п) соединен о входом р-го разряда промежуточного регистра, с первыми входами р-го разряда второго сумматора и выходного коммутатора, выход переноса сумматора соединен с входом 2 п-го разряда промежуточного регистра, с первьки входами 2 п-го разряда второго сумматора и .выходного коммутатора, выходы разрядов промежуточного регистра соединены с вторыми входами соответствующих разрядов второго сумматора, выход "Сумма" г-го разряда второго сумматора (г:22 п) соединен со вторым входом С -го разряда ( 1:1, ,2 п) выходного коммутатора, выходпереноса второго сумматора соединен с вторым входом 2 п-го разряда выходного коьиутатора, выходы выходного коммутатора являются выходами устройства.1 Источники информации,принятые во внимание при экспертизе1. Патент США М 3346729,кл. 235-164, 1966.2. Вычислительная техника .и вопросы кибернЕтики. Л., ЛГУ, 1975, вып.12,с. 37-50прототип ).857975 Составитель Н.СлюсаревТехред М. Рейвес Корректор М. Коста Редактор П.Ортутай Заказ 7244/78 Тираж 745 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретении И открытий113035, Москва, Ж, Раушская наб., д. 4/5Филиал ППП "Патент", г. ужород, ул. Проектнзя, 4