Архив за 1983 год

Номер патента: 1003074

Опубликовано: 07.03.1983

Автор: Рвачев

МПК: G06F 7/49

Метки: алгебраического, знакоразрядной, параллельного, системе, сложения, счисления

...си ными одно в 2-ЗРС 1 ного резу табл, 2,а 2 бли 2 знакоразрядйогорму раббтает о т налы преобразуются неполазрядными полусумматорами в сигналы 5 окончателььтата в соответствии с При этом комбинации сигналов 6.1 и д., соответствующие заштрихованным клеткам табл, 2, возникнуть не могут.На Фиг. 2 показаны четыре блока преобразователя знакоразрядного кода к аддитивной форме, состоящегоиз и однотипных блоков и работающего в соответствии с приведенным алгоритмом. 1-й блок.преобразователя содержит два блока сравнения 11 и 12, элемент НЕ 13, два элемента И 14 и15, элемент ИЛИ 16, сумматор по мо дулю 2 17 и неполный одноразрядный п лусумматор в 2-ЗРС 18, первый и в орой выходы которого соответственно подключены к сединам цифры и знака выхода...

Номер патента: 1003075

Опубликовано: 07.03.1983

Авторы: Гузенко, Евдокимов, Лисник, Пивен, Пухов, Стасюк

МПК: G06F 7/50

Метки: обратимый, п-разрядный, сумматор

...13. Первый вход сумматора 5 по модулю два 1-го разряда обратимого п-разрядного сум-. матора соединен с выходом сумматора 1 по модулю два, второй вход - с шиной второго слагаемого 14, а входы элемента ИЛИ 10 подключены. к выходам элементов И 6-9,работу обратимого и-разрядного сумматора поясним на примере опредеч Г ления суммы 5а + ь . первой а щРи второй Ь5-а разности чисел 5 а Ь, представленных в разрядной форме:г и 2.4 1 ч и 3. ф 1 5 155 5 ) , а (.аа а,) Ь - 1 ЬЬ Ь.1.При этом в обратном и-разрядном сумматоре сумма реализуется на сумматорах 1 и 5 по модулю два, а эффект обратимости организуется с помощью применения в каждом разряде сумматоров 1-4 по модулю два, элементов 4-9, элемента ИЛИ 10 и трех элементов задержки 11-13, При подаче...

Номер патента: 1003076

Опубликовано: 07.03.1983

Автор: Дохов

МПК: G06F 7/50

Метки: двоичный, сумматор

...дноичного сумматора.Каждый разряд двоичного сумматора состоит из нормально разомкнутыхключей 1-4, нормально замкнутых ключей 5 и 6, элементов И 7 и 8, элемента НЕ 9 и развязывающего диода 10, Сумматор имеет шины 11 и 12 входных операндов шины 13 и 14 инверсий входных операндов, вход 15 переноса, выход 16 суммы и йыход 17 переноса.Двоичный сумматор работает следующим образом.Если значения раэрядон входных операндон равны 00, то это вызовет замыкание ключа 3, что вызовет появление нулевого потенциала на шине 17, а также замыкание ключа 4 и размыкание ключа б, что вызовет передачу входного сигнала переноса на выход16 суммы.Если значения разрядов операндов различны, то будут замкнуты ключи 5 и б, и на выход 16 будет передана инверсия...

Номер патента: 1003077

Опубликовано: 07.03.1983

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: разрядных, умножения, чисел

...удвоения содержимого накапливающего сумматора 3 производится путем З 5подачи соответствующего управляющегопотенциала на вход 14 запрета суммирования. Работа устройства начинается с 4 О момента прихода первого синхроимпульса на вход 12 синхронизации устройства. По этому синхроимпульсу фор-. мируется управляющий сигнал на выходе элемента И 9 а группы 8 элементов И (так как только С У 1), который 45 производит передачу соответствуниаимобразом сдвинутого множимого с выходов элементов И 5 второй строки матрицы 4 через группу 6 элементов ИЛИ 7 в накапливающий сумматор 3, 50 а также осуществляет установку восьмого разряда регистра 2 множителя в нуль с разрешения синхроимпульса поступающего на его синхровход с входа 12 синхронизации устройства,...

Номер патента: 1003078

Опубликовано: 07.03.1983

Авторы: Цесин, Шостак

МПК: G06F 7/544

Метки: вычисления, квадратного, корня

...Уилкса с запоминающим устройством (блоками памяти) микрокоманд в виде двух матриц запоминающих элементов (фиг. 5) .Блок 3 управления предназначен для реализации алгоритма работы устройства для вычисления квадратного корня, граф-схема (ГСА) которого приведена на фиг. б. ГСА содержит вершины "1"-"9". На ГСА информация ыа выходах комбинационных узлов обозначена буквой А с соответствующей позицией, присвоенной комбинационному узлу.В блоке 3 управления первый 22 и второй 23 блоки памяти представляют собой постоянные запоминающие устройства (ПЗУ), выборка из которыхосуществляется путем возбуждения соответствующей шины. Первый блок 22памяти представляет собой накопительопределенных наборов управляющихсигналов. Выборка необходимого набора...

Номер патента: 1003079

Опубликовано: 07.03.1983

Авторы: Духнич, Заковоротнов, Заярный, Орлов

МПК: G06F 7/544

Метки: вычисления, тригонометрических, функций

...(1 )задаются следующие начальные условия ,Му ф у 0" х Сф х АфМл ФФа;= В,ц= О.При у, -Ф О устройство реализуетследующие преобразования,у = у, сов агссов- + О+алх+ х,аоагссоь-, + О,1хх совГссо 5-1 + Ое 11 ху а 1 п а гссо- + О 1хУстройство работает слепукнчим образом.Текущие значения х;, у)", ;, 9; их, у хранятся в соответствуйиаихрегистрах 2, 5, 1, 3, 4 и 6, С началом очередной итерации по командеиз устройства управления коммутирующие блоки соединяют свои выходыс выходами соответствующих сдвигающих регистров так, что на выходахкоммутирующих блоков 7, 8, 11, 10и 24 при сдвиге инФормации в регистрах появляются операнды, сдвинутыена 2(1-2)-разряда, на выходах коммутирующих блоков 27, 9 - операнды,сдвинутые на (1-3)-разряда, а навыходах...

Номер патента: 1003080

Опубликовано: 07.03.1983

Автор: Мельник

МПК: G06F 7/548

Метки: вычисления, конвейерное, косинуса, синуса, функций

...6 первого 45блока 5 вычисления итерации записывается значение с выхода коммутатора2, в регистр 7-значение х, а в регистр 8 - значение с выхода сумматора 4. Одновременно в регистр 1 поступает следующий операнд массива.Над вторым операндом производятсяоперации, аналогичные выполняемым впервом такте над первым операндом,т.е. над вторым операндом выполняется первая итерация. Над первым операндом в первом блоке 5 вычисленияитерации выполняется вторая итерацияВ зависимости от знаками , записанного в регистре 8, через коммутаторы 9, 10 и 11 проходят соответствующие прямые или обратные значения регистров б и 7, а также значенияагссф 2в прямом или обратном коде. На сумматор" 12 формируется значение Ут, на сумматоре 13 - х, насумматоре 14 -,...

Номер патента: 1003081

Опубликовано: 07.03.1983

Авторы: Вайнштейн, Моргунов, Скегин

МПК: G06F 7/548

Метки: вычисления, косинуса, синуса, функций

...выходам 14, 16 и 17 (и)-разрядного сумматора по модулю два).В блоке 3 управления Формируется управляющий сигнал А, поступающий на второй вход (и)-разрядного сумматора по модулю два 6. Управляющий сигнал А формируется в соответствии с выражениемА = ВиаЧ 8 Ла, (2)где В - признак функции, поступающий на второй вход блока 3 управления, 8=1 при вычислении функции синуса;а - значение (и)-го разрядаИ кода угла.Блок 3 управления в соответствии : выражением (2) реализует двоичную функцию равнозначности и может быть реализован последовательным включением сумматора по модулю два и инвертора.Выходы (и)-х младших разрядов входного регистра 1 через (и)-разрядный сумматор по модулю два б поступают на адресные входы блоков 4, 5, 7, 8 и 9 памяти. При...

Номер патента: 1003082

Опубликовано: 07.03.1983

Авторы: Дорофеев, Кузнецов, Рабин, Соколов

МПК: G06F 7/556

Метки: вычисления, логарифма, цифровое, числа

.... Сн производится запись числа Х в регистр 1 сдвига и установка счетчика 255 в единичное положение.Если соблюдается соотношение бО где Х " значение входного числа,К - число разрядов регистра сдви;га.,то с инверсного выхода старшего разряда регистра 1 сдвига поступает сиг нал логической единицы на элемент И 3. В результате импульсы тактовой частотыпроходят на регистр 1 сдвига и вычитающий счетчик 2 и тем самым производится сдвиг информации в регистре 1 сдвига и уменьшение содержимого счетчика 2. Сдвиг осуществляется до тех пор, пока на инверсном ныходе старшего разряда регистра 1 сдвига .не появится сигнал логического нуля, которым блокируется прохождение импульсов тактовой частоты на регистр 1 сдвига и вычитающий счетчик 2. Наличие...

Номер патента: 1003083

Опубликовано: 07.03.1983

Авторы: Знаменский, Симикин

МПК: G06F 7/58

Метки: блужданий, генератор, дискретных, одномерных, случайных

...счетчика 11 и элементаИЛИ 12, третий вход последнего подключен к выходу счетчика 6 тактов, вход Сброс которого объединен со входом Сброс реверсивного счетчика 5,и счетным входом счетчика 13 циклови подключен к выходу элемента ИЛИ 12,выход счетчика 13 циклов соединен свторью управляющим входом блока ключей,Генератор имеет два режима работы,определяемые состоянием переключателя 9. В первом режиме, когда входпереключателя 9 подключен к его первому выходу, дешифраторами 7 и 8 задаются поглощающие экраны. При этомработа генератора аналогйчна работеизвестного генератора одномерных дискретных случайных блужданий,Генератор работает следующим образом.Генератор случайных последовательностей кодов генерирует три последовательности импульсов:...

Номер патента: 1003084

Опубликовано: 07.03.1983

Авторы: Кузнецов, Хлюнев

МПК: G06F 9/22

Метки: микропрограммное

...при правильнойработе дешифраторов 15 микрокомандсигнал единичного уроння должен бытьна одном из выходов каждой из группмикрокоманд. Правильность работы дешифраторов 12,. 13 и 15 контролируетсяблоками контроля дешифраторов и, еслисигнал единичного уровня присутствуетодновременно на нескольких выходах,ито с выхода соответствующего блока 17контроля дешифраторов сигнал авариичерез элемент ИЛИ 18 поступает натретий выход блока памяти. Правильностьинформации, поступающей на вторуюгруппу выходов блока памяти, контролируется по четности блоком 16 контроля адреса и н случае некорректнос"ти информации с выхода контроля адреса сигнал аварии через элемент ИЛИ 18поступает на третий выход блока памяти,Если из строя вышел первый блок 2памяти, то сигнал...

Номер патента: 1003085

Опубликовано: 07.03.1983

Автор: Юрчиков

МПК: G06F 9/22

Метки: микропрограммного

...на коммутатор 8. Одновре- менно в блоке 10 "собираются" вместе со сдвигом вправо все разряды65 маски, равные единице, и со второговыхода 14 поступают на управляющийвход коммутатора 8. На выходе 7 коммутатора 8 появляется код, совпадающий в первых 1 разрядах с "собранными" маскированными разрядами, ав остальных и-М разрядах - с и",М,старшими разрядами кода поля 5 адреса, где- количество единиц в кодемаски. На фиг. 2 иллюстрируется сборка 8-разрядного кода, Слева обозначены входы и выходы, на которыхнаблюдаются эти, показанные справа,коды. Разряды, значения которых безразличны, обозначены через Х,Пусть поле 5 адреса содержитнулевой код, а код маски на второмвходе 12 блока 10 содержит единицыв разрядах, соответствующих определенным...

Номер патента: 1003086

Опубликовано: 07.03.1983

Автор: Сергеев

МПК: G06F 9/22

Метки: микропрограммного

...передаваемых по шине 17.Если проверяемый объект.синхронный, то дополнительной Функцией микропрограммы является задание на управляющие входы проверяемого н эталонного объектов синхросигналов в соответствии с заданной временной диаграммой, если объект асинхронный, то - реализация алгоритма асинхронного обмена данными с объектами . согласно требованиям их интерфейса. Эти дополнительные Функции выполняются непосредственно устройством .управления по соответствующим командам, выбираемым нз блока 1 памяти.Выборка команд микропрограммы в каждом такте проверки объекта организуется следующим образом,Под действием синхроимпульсов, поступающих от тактового генератора 5, блок 2 выборки задает адрес команды и управляющие сигналы блоку 1. Блок 1...

Номер патента: 1003087

Опубликовано: 07.03.1983

Авторы: Бруевич, Воробьев, Куликов

МПК: G06F 13/18, G06F 9/50

Метки: динамической, многоканальное, памяти, приоритетное

...логическая единица. На этом обслуживание поступивших внешних обращений заканчивается, причем триггеры ответов 2 и 3 возвращаются в исходное 15 состояние после снятия соответствую" щих запросов со входов 35 и 36.Рассмотрим теперь работу устройства, начиная с исходного состояния описанного выше Период следования импульсов с генератора 26 определяется типом запоминающих микросхем динамической памятии когда на,его выходе появляется логический ноль, то подтвертдается логическая единица на выходах элементов И-НЕ 24 и 25, и, следовательно, на выходе элемента И 30. В то же время состояние выхода элемента НЕ 29 изменится с низкого уровня на высокий, а спустя некоторое время высокий уровень появится на выходе элемента задержки 31, который...

Номер патента: 1003088

Опубликовано: 07.03.1983

Автор: Акопов

МПК: G06F 11/10

Метки: блоков

...5, элемент ИЛИ б, триггер 7, информационные входы 8 -8 иустройства, тактовый 15вход 9, управляющий вход 10, синхронизирующий вход 11, выход 12 устройства.Устройство работает следующимобразом. 2 ОНа вход 10 поступает код операции,который получает блок управления(не показан ) для выбора режима работы, Тактовые импульсы, формируемыегенератором блока управления, поступают на вход 9, а сигнал окончанияработы поступает на вход 11 устройства.Перед началом работы триггер 7устанавливается в нулевое состояние,в счетчик 5 записывается числом щ,формируемое шифратором по коду навходе 10. Значение.в различнодлякаждого режима работы и определяетсязаранее. При этом в каждом тактеработы блока управления выполняется %сложение по модулю два...

Номер патента: 1003089

Опубликовано: 07.03.1983

Авторы: Белалов, Забуранный, Рудаков, Саламатов, Селигей

МПК: G06F 11/16

Метки: памяти, проверки, узлов

...адресу производится запись измененной, по сравнению с предыдущей, информации. Особенностью выпол нения операции записи при взведенном бите блокировки формирования контрольных разрядов является то, что в блок 6 памяти записываются контрольные разряды с выхода регистра 7 выходной информации,.а не то, которые Формируются блоком 4 формирования контрольных разрядов. Это достигаетсй путем переключения входов входного коммутатора 5. Таким образом, в результате выполнения операции записи при взведенном бите блокировки формирования контрольных разрядов в блок 6 памяти в полуцикле записи за- пишется новая информация и регенерируются прежние контрольные разря ды, выбранные из блока 6 памяти вполуцикле чтения. При последующем после записи чтении...

Номер патента: 1003090

Опубликовано: 07.03.1983

Авторы: Николаев, Храпко

МПК: G06F 11/16

Метки: узлов, цифровых

...узла при подаче на его входы стимулов.Работа устройства происходит следующим образом.По нажатию кнопки 23 "Пуск" ( фиг. 3) в блоке управления 7 триггер 24 устанавливается н единичное состояние, открывая элемент И 25 для прохождения тактовых сигналов с генератора 26 на запуск блока 2 ввода ( фиг. 4 а-г); Тактовые импульсы, поступая в блок 2 на счетчик команд, вырабатывают в параллельном коде последовательность адресон команд, расположенных в узле 27 постоянной памяти, с выходов которого командная информация следует в блоки 3, 4, 9 и 10 фиг, 3).По первому такту генератора из узла постоянной памяти выводится команда НАЧАЛО фиг. 4 а) в параллельном коде, которая дешифрируется в блоках,.4, 9 и 10 и устанавливает их в исходные...

Номер патента: 1003091

Опубликовано: 07.03.1983

Автор: Мелехин

МПК: G06F 13/06

Метки: записи, операцией

...-Ч; нд)и:=Рз 11Ч,211 И(А)С 1, :=Над)Ы ЗФЧ 11 ДИР формирование адреса ячейки в блоке 1 памяти, в которую необходимо 65 а четвер ому В 4, группа входов 26 и 27.Мультиплексор б адреса в зависимости от кода на управляющем входе 31 переключает на выход код соответствующего канала.5Дешифратор 32 при наличии сигнала 1 на управляющем входе преобразует двоичный код в соответствующий уни.,;1 тарный код на выходе.Команда считывается иэ блока 1 памяти по адресу йз счетчика 5 команд, подаваемому на адресный вход 14 блока 1 памяти через первый каналвход 23 мультиплексора б адреса, и записывается в регистр 4 ко манд.Двухоперандные команды имеют следующий Формат, которому соответствуют группы выходов регистра 4 команд: код операции 19, адрес 1-го...

Номер патента: 1003092

Опубликовано: 07.03.1983

Автор: Водовозов

МПК: G06F 17/17

Метки: функциональный, частотно-импульсный

...преобразователей является пониженная точность функционального преобразования неравномерных частотноимпульсных сигналов с априорно неизвестным законом распределения, Повы-.шение точности в таких случаях возможно эа счет раэравнивания входногочастотно"импульсного сигнала, что.связано с дополнительнйми аппаратурными затратами.Наиболее близким к изобретениюявляется частотно-импульсный функциональный преобразователь, содержащийгруппу вычитающих блоков, подключенных первыми входами к выходам делителя частоты, а выходами - к входамсоответствующих множнтельно-делительных блоков, соединенных выходами свходами сумматора, причем вторые входы вычитающих блоков подключены кшине ввода частотно-импульсного сигнала, а вход делителя частоты...

Номер патента: 1003093

Опубликовано: 07.03.1983

Авторы: Русидзе, Чачанидзе

МПК: G06F 15/00

Метки: периферийный, процессор

...как поОчередную ныборку команд иэ памяти 9, так и условные и безуслонные переходы н алгоритме управления объектом. Блок 11 представляет. собой набор периферийных устройств, осуществляемых двусторонную связь с объектом управления. Память 12 предназначена для хранения промежуточных результатов вычисления, и потребительских констант. Пульт 13 предназначен для рабо" ты оператора. Формирователь 16 осуществляет идентификацию одного конкретного оператора согласно программе из объединенных нескольких операто" ров, имеющих общий код настройки блока 1. Блок 19 реализует контроль на четность результатов вычислений, подаваемых с регистра 4 через блок 11 на объект управления. Блок 21 осу ществляет аварийное прерывание вычис-.ления алгоритмов от...

Номер патента: 1003094

Опубликовано: 07.03.1983

Авторы: Билык, Дудыкевич, Отенко, Стрилецкий

МПК: G06F 17/10

Метки: функциональный, цифровой

...вход 1 преобразователя поступа- ет входная импульсная последователь" ность, формирующая текущее значениечисла х и счетчике 4, Эта же импульсная последовательность, поступая на вход 7, вызывает появление на ее выходе импульсной последовательности Е, которая поступает на нход двоичного умножителя 2, вызывая появлениена выходе импульсов последонательностй"у, поступающей на вход сумматора-вычитателя 5. Импульсы последовательности Е 1 поступают также на вход 10 сумматора-вычитателя б, вызывая появление на ее выходе импульсов последовательности Е. Импульсная последовательность Е , поступающая на вход двоичного умножителя 3, вызывает появление на его выходе импульсной последОвательности у , поступающей на вход сумматора-вычитателя...

Номер патента: 1003095

Опубликовано: 07.03.1983

Авторы: Ефимов, Килимник, Татьянина

МПК: G06F 17/18

Метки: анализатор, временных, интервалов, распределения, статистический

...вход которого ,соединен с выходо тчнка номера1003095 Формула изобретения временного интервала, а ныход блока памяти подключен к суммирующему входу сумматора единиц.На чертеже приведена функциональ-ная схема предлагаемого устройства.Статистический анализатор распре деления временных интервалов содер.- жит генератор тактовых импульсов 1, блок управления 2, счетчик номера . временного интервала 3, сумматор единиц 4, блок памяти 5, блок индикации О б и блок задержки 7.Устройство работает следующим об-. разом.Первый импульс анализируемой после довательности поступает на нход блока 5 управления 2 и разрешает прохождение импульсов с генератора тактовых им пульсов .1 на счетчик 3. При.появлении следующего имп;льса анализируемой...

Номер патента: 1003096

Опубликовано: 07.03.1983

Авторы: Зингер, Кузнецов, Сучков

МПК: G06F 17/18

Метки: анализатор, статистический

...выхода делителя 10 значение(хи "1и- ви) поступает на первый входсумматора 14, на второй вход которого подается значение оценки метаматического ожидания ви - 1 с выхода 5элемента 16 задержки. С выхода сумматора 14 значение оценки математического ожидания на и-ом шаге виа=ви+(х и - в и -1 ) пода Оиется на элемент 16 задержки, где задерживается на один такт работы анализатора.С выхода квадратора 18 значение(хи -ви - 1) поступает на первый 15вход блока 9 вычитания, на второйвход которого поступает значение оценки дисперсии Г и - 1 с выхода элет 1мента 17 задержки. С выхода блока 9вычитания значение разности (хи,- 20. - ви) - О и - 1 поступает най йпервый вход делителя 11, на второйвход которого поступает номер измеренного значения и с...

Номер патента: 1003097

Опубликовано: 07.03.1983

Авторы: Калявин, Костенко, Мозгалевский

МПК: G06F 17/18

Метки: математического, ожидания, условного

...Т + а можно 45 принять, что вХ сопз 1, где 1 =+ а, )с - 1 + а, Е - Т; а = 0,1,2,); ) "-)с. Тогда, пользуясь информацией, получаемой в интервале наблюдений Т(1 = )с - Т, , к),можно найти наилучшие в смысле минимума среднего квадрата ошибки значения оценок вХ с + а). Кроме этого, влияния информации, полученной в моменты времени )с,)с - 1 и.т.д., на точность оценки в ссс + а) неодинаково. Для учета йзменения ценности 1 информации вводится функция веса Чс 1, 7 ), где )с - число наблюдений в выборке; 1 - номер текущего наблюдения: ф - некоторый параметр функ ции веса. Как правило, полагают, что с увеличением возраста наблюдений ценность их для определенйя оценки в(Х с + а) убывает, т.е. функция веса уменьшается с ростом с - 1). 65...

Номер патента: 1003098

Опубликовано: 07.03.1983

Авторы: Бабий, Гусев, Жихарев, Иванов, Улитенко

МПК: G06F 17/00, G06F 17/18

Метки: надежности, прогнозирования, радиоэлектронных, устройств

...своего элемента блока 4.Блок 18 (фиг. 6) представляет собой совокупность М самостоятельных генераторов (34 - 34 А )или М каналов. Там же раскрыта схема одного генератора. Блок генерирования слуУстройство работает следующим образом.Формируемые на выходе блока 7 не стационарные случайные процессы в ви"де электрических напряжений поступаютчерез ключ 15 на вход блока 1, гдеосуществляется их масштабирование всоответствии с моделируемыми процессами изменения свойств типовых радиоэлементов исследуемого устройства. С помощью интеграторов блока 2 имитируются отдельные реализации нестационарных случайных процессов старенияи износа элементов радиоэлектронного устройства,чайных длительностей протекания процессов изменения параметров...

Номер патента: 1003099

Опубликовано: 07.03.1983

Авторы: Николаев, Храпко

МПК: G06F 11/25

Метки: анализатор, блоков, сигнатурный, цифровых

...усилители и второй элементИ 13 осуществляют измерение потенциала в контрольной точке, которая подключается через зонд б на первый (отрицательный ) нход первого 10 дифФеренциального усилителя и второйположительный ) вход второго 11 диф .ференциального усилителя. На второй.положительный) вход первого 10 дифференциального усилителя подаетсяс блока 5 питания верхнее опорноенапряжение +2,4 В, а на первый(отрицательный ) вход второго 11дифференциального усилителя подается нижнее опорное напряжение +0,4 Вс блока 5 питания,Индикатор 14 Фиксирует на своемтабло отсутствие контакта.Устройство работает слеДующимобразом.По нажатию кнопки 25 триггер 21блока управления 2 устанавливается вположение, которое блокирует поступление импульсов...

Номер патента: 1003100

Опубликовано: 07.03.1983

Автор: Серов

МПК: G06G 3/00

Метки: линейных, неравенств, решения, систем, уравнений

...узлов. Для этого узел основания 5 помещают на плоскость. В отверстие на общем торце направляющих 7 и через горизонтальные щели оснований 8 стоек пропускают установочную рейку 18. Втулки 4 с вставленными в них осями 28 помещают на рейку 18 над проемами 17. Нити 15 поданы со шпулек 14 катушки 13 через соответствующие счетчики 12 на стойку-распределитель 9, прижим 21 который поднят.Каждая линейная функция - сумма.переменных имитируется одной нитью,поочередно разносимой между кольцевыми канавками стойки-распределителяи каждой из втулок 4, соответствующих входящим н данную функцию переменным х ( у 1,2п). В устройстве осуществляется комбинированноевоспроизнедение коэффициентов припеременных а) (3. = 1,2 в - число нитей): чйслом участков нити...

Номер патента: 1003101

Опубликовано: 07.03.1983

Автор: Попов

МПК: G06G 7/12

Метки: операционный, релейный, усилитель

...11 и величина сопротивления третьего масштабного резистора 5 выбираются такими, чтобы частота автоколебаний в контуре, состоящем иэ дополнительной вторичной обмотки 10, релейного элемента с гистерезисом 11 и третьего масштабного резистора 5 была намного выше частоты переключений операционного усилителя 2. Частота автоколебаний зависит от индуктивности дополнительной вторичной обмотки 10 и резко возрастает при "насыщении" магнитопро вода разделительного трансформатора 1.5 ОПереключение операционного усилителя 2 происходит при "насыщении" магнитопровода и сопровождения "броском" тока в разрядном резисторе б.При "насыщении" магнитопровода увеличивается частота автоколебаний, выходной сигнал преобразователя частота-напряжение 12...

Номер патента: 1003102

Опубликовано: 07.03.1983

Автор: Евтухов

МПК: G06G 7/16

Метки: множительно-делительное

...первый и второй ключи 3 и 4 и первый и второй дополнительные ключи 8 и 12 разомкнуты, напряжения на входах и выходах всех интеграторов 5, б, 9 и 13 равны нулю.В момент времени , ф, 1 перехода выходного напряжения опорного, датчика 2 ( фиг. За) через нулевое значение в блоке 7 управления формируются сигналы, по которым первый и второй ключи 3 и 4 замкнуты в интервале времени (: +и разомкнуты в интервале времени, 1.На выходах первого и второго интеграторов 5 и б фиг,(Зб,е) в ин-, тервале времени Ь, 6,2 формируются соответственно напряжения О и О(1 б) 55 Иэ равенства ( 7 ) следует, что интервал времени равен т. е. интервал времени ( фиг, За, в ) пропорционален отношению выходных напряжений первого и второго интегра-(0 торов б и...

Номер патента: 1003103

Опубликовано: 07.03.1983

Авторы: Петров, Сверкунов

МПК: G06G 7/16

Метки: перемножающее

...иее динамических составляющих.Поставленная цель достигается тем;что в перемножающее устройство, содержащее первый и второй умножители, первый масштабный преобразователь, входкоторого подключен к выходу первогоумножителя, выход первого масштабного преобразователя соединен с входомсумматора, выход которого является выходом перемножающего устройства,введены И -2 дополнительных умножителей И -1 дополнительных масштабныхпреобразователей и 2 И масштабирующих блоков, причем выход второгоумножителя через первый дополнительный масштабный преобразователь соединен со вторым входом сумматора,выход каждого из Идополнительныхумножителей через соответствующийдополнительный масштабный преобразователь подключен к соответствующему входу...