Периферийный процессор

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистинескихРеспуолик и 1003093(22) Заявлено 04.1181 (21) 3346702/18-24с присоединением заявки Мо(23) Приоритет 131 М. Кп.з 0 Об Р 15/ОО Государственный комитет СССР по делам нзобретеннй н открытий53 УДК 681. 3 ( 088. 8),Опубликовано 07.0383. Бюллетень Н 9 9 Дата опубликования описания 07.0383 вин,:а 64, т(54) ПЕРИФЕРИЙНИЙ ПРОЦЕССОР изобретение относится к автоМатике и вычислительной технике и пред назначено для управления локальными объектами в качестве встроенного вычислителя в автоматических системах управления технологическими процессами для первичной обработки и передачи информации, а также для управления периферийным оборудованием.Известно устройство, содержащее арифметико-логический блок, блок оперативной памяти, блок постоянной памяти программ, счетчик команд, а также регистры и генератор 1) Недостатком известного устройства является низкая надежность, обусловленная отсутствием контроля правильности передачи информации по каналамсвязи.между блоками устройства.Наиболее близким к изобретению по технической сущности является процессор, содержащий арифметический бжк, три регистра, генератор, память команд, дешифратор команд, регистр команд, память программ, счетчик команд, блок ввода-вывода, опе-.ративная память, пульт управления, формирователь макрокоманд и блок контроля 2. К недостаткам известного устройства относится низкое быстродействиеи надежность,обусловленные большймвременем формирования макрокоманд,громоздкостью управления арифметическим блоком и отсутствием контроля. правильности обмена информации междублоками устройства.10 Целью изобретения является повышение быстродействия и надежности.Указанная цель достигается засчет того, что в периферийный процессор, содержащий память программ, выход которой соединен с первьм входомрегистра команд, память команд и Формирователь макрокоманд, выходы кото"рых соединены соответственно с первыми вторык управляющими входами арифме,тического блока, третий управляющийвход которого соединен с выходом ге;ератора, и входом распределителя,блок контроля, выход которого соединен с первым входом пульта управления и входом блока ввода-вывода,первый выход которого соединен с вторым входом пульта управления, счетчиккоманд, дешифратор команд, три регистра, оперативную память, введеныблок прерывания, два элемента ИЛИ,элемент ИЛИ-НЕ, элемент И, причем1003093 рым нходом памяти команд, выход памяти программ соединен с входом форми 10 и четвертый выходы которого соединены с первыми входами соответствейно 1 О первого и второго элементов ИЛИ, вы" ЗО 4 О 45 ра снимается с блока 1 и последовательно, по разрядам, подается нарегистр 4. Генератор 5 служит длявыработки тактовых импульсов. В памяОти б записаны коды настройки блока 1на схемную реализацию операторов,памяти б. Регистр 8 является буфернымб 5 первый выход счетчика команд соединен с вторым входом регистра команд,первым входом памяти команд и входом дешифратора команд, через которыйвыход регистра команд соединен с вторователя макрокоманд и первым входомсчетчика команд, вторые выход и входсоединены соответственно с входомпамяти программ и выходом элемента И, входы которого соединЕны с первым выходом арифметического блока и вы-.ходом элемента ИЛИ-НЕ, входы которого соединены с выходом пульта управления и выходом блока прерывания,входы которого соединены с вторым вы"ходом арифметического блока и вторымвыходом блока ввода - нывода, третий ходы которых через первый и второйрегистры соединены с четвертым и пятым входами арифметического блока,третий выход которого соединен через третий регистр с входом блока контроля, первый выход блока ввода - вывода соединен с первым входом оперативной памяти, выходы которой соединены с вторыми входами первого и второго элементов ИЛИ, выход блока контроля соединен с вторым входом оперативной памяти, выход распределителя соединен с шестым входом арифметического блОка.На чертеже приведена блок"схема устройстна.Устройство содержит арифметический блок 1, регистры 2-4, генератор 5, память б команд, дешиФратор 7 ко" манд, регистр 8 команд, память 9 программ, счетчик 10 команд, блок 11 внода - вывода, оперативная память 12, пульт 13 управления, элементы ИЛИ 14 и 15, формирователь 16 макрокоманд, элемент ИЛИ-НЕ 17, элемент И 18, блок 19 контроля, распределитель 20 и блок 21 прерывания. Процессор работает следующим образом.Арифметический блок 1 предназначен для схемной реализации арифметических илогических операторов алгоритма управления объектом, Регистры 2 и 3 осуществляют последовательную подачу операндов на арифметический блок 1. Результат вычисления оператоДешифратор 7 служит для дешифрации и выборки кодов настройки блока 1 иэ устройстном 1 между памятью 9 программ и дешифратором 7, Память 9 служит для хранения потребительских и управляющих программ и сохраняет информацию при аварийном отключении питания.Счетчик 10 осуществляет как поОчередную ныборку команд иэ памяти 9, так и условные и безуслонные переходы н алгоритме управления объектом. Блок 11 представляет. собой набор периферийных устройств, осуществляемых двусторонную связь с объектом управления. Память 12 предназначена для хранения промежуточных результатов вычисления, и потребительских констант. Пульт 13 предназначен для рабо" ты оператора. Формирователь 16 осуществляет идентификацию одного конкретного оператора согласно программе из объединенных нескольких операто" ров, имеющих общий код настройки блока 1. Блок 19 реализует контроль на четность результатов вычислений, подаваемых с регистра 4 через блок 11 на объект управления. Блок 21 осу ществляет аварийное прерывание вычис-.ления алгоритмов от объекта с восста-.новлением предыдущего состояния про.цессора. Распределитель 20 вырабатывает пачки шестнадцатиразрядных единичных логических уровней для конвейерной обработки информации в блоке 1, Потребительская программа находится в памяти 9, обработка которой осуществляется при помощи счетчика10. При обработке очередной командысчетчик 10 по адресным входам выбирает код укаэанной команды из памяти 9, При отсутствии в команде признаков условного и безусловного переходов код команды заносится в регистр 8, Далее указанный код дешифрируется дешифратором. 7,результат дешифрации иэ которого с выхода счетчика 10 подает" ся на память б, откуда вырабатывается код настройки блока 1 на схемную реализацию оператора, соответствующего обрабатываемой командеВ случае, если блок 1 настраивается на реализацию составного оператора, например оператора сложения - вычитания, при БО помощи формирователя 16 по информации1Фподаваемой из памяти 9 программы осуществляется идентификация одного оператора, например оператора сложения, Если в обрабатываемой команде содержится условие безусловного перехода, оно заносится в счетчик 10. Обрабатываемые операнды иэ блока 11 пода-.ются на блок 1 либо. через память 12, либо в режиме прямого -доступа непосредстненно через элементы ИЛИ 14 и 15 и регистры 2 и 3. Результатывычисления, снимаемые с блока 1, через регистр .4 поступают на блок 19. После контроля результата он подается через блок 11 на объект и на пультФормула изобретенияПериферийный процессор, содержащий память программ, выход которой; соединен с первым входом .регистра ко-. манд, память команд .и формирователь . макрокоманд, выходы которых.соедине- З 5 ны соответственно с первым и вторым управляющими входами арифметического блока, третий управляющий вход которого соединен с выходом генератора, и входом распределителя, блок контроля,выход которого соединен с первым входом пульта управления и входом блока ввода - вывода, первый выход которого соединен с вторым входом пульта управления счетчик команд, дешифратор команд, три регистра, оперативную память, о т л и ч а ю -30 13. Если результат промежуточный, он подается в память 12 и по желанию оператора - на пульт 13. Пульт 13 осуществляет индикацию вводимой из объекта информации через блок 11, а также результатов вычисления с блока 19 и вырабатывает условия прерывания и остановки, сформированные оператором. В блоке 21 по информационным входам блока 11 подаются условия прерывания от объекта, а также сигналы 10 переполнения с выхода блока 1. При выработке сигнала прерывания через элемент ИЛИ-ЫЕ 17 блокируются элемент И 18 и счетчик 10. Выработанные распределителем 20 шестнадцатиразрядные единичные логические уровни осуществляют разделение обрабатываемых операндов в конвейере, а также служат для выработки сигналов управления вычислениями в блоке 1. 201 аким образом, введение в периферийный процессор новых блоков и их связей позволяет значительно упростить его управление, повышая тем самым быстродействие и надежность пРейлагаемого устройства по сравнению с известными. щ и й с я тем, что, с целью пэвьзаеиия его быстродействия и надежности, в него введены блок прерывания, два Элемента ИЛИ, элемент ИЛИ-НЕ, элемент И, причем первый выход счетчика команд соединен с вторым входом регистра команд, первым входом памяти команд и входом дешифратора команд, через который выход регистра команд соединен с вторым входом памяти команд, выход памяти программ соединен с входом Формирователя макрокоманд и первым входом счетчика. команд, вторые выход и вход соединены соответственно с вхбдом памяти программ и выходом элемента И, входы которого соединены с первым выходом арифметического блока и выходом элемента ИЛИ-НЕ, входы которого соединены с выходом пульта управления и выхоцом блока прерывания, входы которого соединены с вторым выходом арифметического блока и вторьи выходом блока ввода - вывода, третий и четвертый выходы которого соединены с первыми входами соответственно первого и второго элементов ИЛИ, выходы которых через первый и второй регистры соединены с четвертью и пятым входами арифметического блока, третий выход которого соединен через третий регистр с входом блока контроля, первый выход блока ввода - вывода соединен с первым входом, оперативной памяти, выходы которой соединены с втори-. ми входами первого и второго элементов ИЛИ, выход блока контроля соединен с вторым входом оперативной памяти, выход распределителя соединен с шестым входом арифметического блока.Источники информации принятые во внимание при экспертизе 1. Авторское свидетельство СССР 9 741269, кл. 0 Об Р 15/ОО, 1978,2Авторское свидетельство СССР Р 525099, кл. 6 Об Р 15/ОО, 1975(прототип)1003093 Составитель В, ЧачанидэеТехред А. Ба бин ец Коррек тор Л, Бокша н Редактор.Н. джуган Закаэ 1568/33 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий 113035, Москва, Ж, Раушская наб д, 4/5