Интегральное запоминающее устройство на мдп транзисторах
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
тт;э.ч бб,;.:,:АНИЕ ТЕНИЯ СВИДЕТЕЛЬСТВУ 5803 оюэ СоветскихциапистическиРеспублик АВТОРСКОМ 1) Дополнительное к авт вид-в) М. Кл. 6 11 с 11,40 0796,18-24 инением заявкисп Государственный комите Совета 3 Иннистров ССС по делам изобретений(23) Приоритет 53) УДК 681 327 (088 8 ликовано 25.01.75. Бюл етеньоткрытий я 15.05.75 а опубликования описа 72) Авторы изобретен и ин и В. В, Поспе И. Мальцев, А 71) Заявител МДП-транзпстора 6.и этом заземлена. ряжение нагрузочноВыходная шина 11 Потенциал канала зстора в выбранной ячнулю (это обеспечиваетношением сопротивленров 6, 7 и 10), поэтомуизменится.У всех осталтранзисторов 5 транзиблизок м соотнзисто. истора поминающего ейке 4 будет ся определеннь й каналов тр состояние тран МДП- отенциьных запоминающихканалы будут иметь 22) Заявлено 19,07.73 (21) ИНТЕГРАЛЬНОЕ ЗАПОМ НА МДП-ТРАНИзобретение относится к вычислительной технике.Известно интегральное запоминающее устройство (ЗУ) на МДП-транзисторах, содержащее матрицу накопителя, каждая ячей ка которой состоит из МДП-транзистора с изменяемым пороговым напряжением, и дешифраторы строк и столбцов.Предлагаемое ЗУ отличается тем, что в каждую ячейку матрицы введены два МДП транзистора, нагрузочный и активный при этом сток и затвор нагрузочного транзистора подключены к шине питания, а исток - к стоку запоминающего транзистора, затвор запоминающего транзистора подключен к 1 управляющей шине, а его исток - к стоку активного транзистора, затвор активного транзистора подключен к выходу дешифратора строк, а его исток - к выходу дешифратора столбцов, 2На чертеже дана электрическая схема предлагаемого ЗУ.Устройство состоит из матрицы накопителя 1, дешифратора строк 2, дешифратора столбцов 3, ячейки матрицы накопителя 4, запоми нающего МДП-транзпстора с изменяемым пороговым напряжением 5, нагрузочного МДП-транзистора 6, активного МДП-транАЮЩЕЕ УСТРОЙСТВОСТОРАХ зистора 7, шины питания 8, управляющих шин 9, МДП-транзистора 10, выходной шины ЗУ 11, выходной шины дешифратора строк 12 и выходной шины дешифратора столбцов 13.Для записи необходимого массива информации все запоминающие МДП-транзисторы 5 с изменяемым пороговым напряжением предварительно переводят в одно состояние (стирание). Для этого на шину 9 подают напряжение стирания, а шины 8 и 11 заземляют. Затем избирательно МДП-транзисторы 5 переводят в другое состояние. Для этого на шину 9 подают напряжение записи Еэ, обеспечивающее отпирание запоминающего МДП- транзистора 5, а на шину 8 - напряжение,Еъравное - + У где Со - пороговое на 2458036 Редактор Н, Данило ехред Т. Миронов Корректор Е, МохоПодписи аказ 1161/ д. 50 ираж 6 Типо ия, пр. Сапунова,ал - , поэтому эти транзисторы не изменяюгЕзгсвоих состояний.При считывании на шину 9 подается напряжение считывания, шина 8 подключается к источнику напряжения, а шина 11 заземляется.О состоянии выбранного элемента судят по величине тока в шине 11.У запоминающих МДП-транзисторов 5 с изменяемым порогом включения (например, МНОП-транзисторов) подаваемое на их затворы напряжение стирания составит 40 - 50 в, а напряжение записи оудет равно +40 - 50 в.Предлагаемое ЗУ удобно для интегрального исполнения, так как нет необходимости в специальной электрической изоляции матрицы накопителя от дешифраторов 2 (строк) и 3 (столбцов), а также можно не применять в дешифраторах высоковольтные транзисторы. Предмет изобретения Интегральное запоминающее устройствона МДП-транзисторах, содержащее матрицу5 накопителя, ячейка которой состоит иззапоминающего МДП-транзистора с изменяемым пороговым напряжением, и дешифраторы строк и столбцов, отличающеесятем, что, с целью упрощения технологии из 10 готовления, в каждую ячейку матрицы введены два МДП-транзистора, нагрузочный иактивный при этом сток и затвор нагрузочного транзистора подключены к шине питания,а исток - к стоку запоминающего транзисто 15 ра, затвор запоминающего транзистора подключен к управляющей шине, а его исток -к стоку активного транзистора, затвор активного транзистора подключен к выходу дешифратора строк, а его исток - к выходу20 дешифратора столбцов,
СмотретьЗаявка
1960796, 19.07.1973
ПРЕДПРИЯТИЕ ПЯ А-1631
МАЛЬЦЕВ АНАТОЛИЙ ИВАНОВИЧ, НАГИН АЛЕКСАНДР ПЕТРОВИЧ, ПОСПЕЛОВ ВАЛЕНТИН ВАСИЛЬЕВИЧ
МПК / Метки
МПК: G11C 11/40
Метки: запоминающее, интегральное, мдп, транзисторах
Опубликовано: 25.01.1975
Код ссылки
<a href="https://patents.su/2-458036-integralnoe-zapominayushhee-ustrojjstvo-na-mdp-tranzistorakh.html" target="_blank" rel="follow" title="База патентов СССР">Интегральное запоминающее устройство на мдп транзисторах</a>
Оперативное запоминающее устройство на мдп-транзисторах
Номер патента: 744726
Опубликовано: 30.06.1980
Автор: Хавкин
МПК: G11C 15/00
Метки: запоминающее, мдп-транзисторах, оперативное
...устройства 31 на блокеформирования прямого н инверсного кода адреса происходит заряд паразитных ем. костей шин прямого хода адреса в тех разрядах, где на вхоле запоминающего устройства (ЗУ) устанавливается логическая 1, и разряд в тех, где на входе устанавливается логический 0. стробирующих транзисторов 4 блока формирования прямого и инверсного кода адреса, нагрузочных транзисторов 7 дешифратора строк, нагрузочных транзисторов 2 прикладываются напряжения фазы 111, Поочередная подача фаз 1 и 1 И на эти затворыосуществляется элементом 21 ИЛИ, ко входам которого присоединены шины фаз и 111,Во время лействия фазы 111 во входныхцепях и в дешифраторе протекают те жепроцессы, только происходит заряд емкостейадресных формирователей второй цепи,...
Дешифратор на дополняющих мдп-транзисторах
Номер патента: 1059626
Опубликовано: 07.12.1983
Авторы: Глушков, Жемейцев, Журова
МПК: G11C 8/10
Метки: дешифратор, дополняющих, мдп-транзисторах
...из параллельно соединенных транзисторов р-типа2, управляющего транзистора И-типа3 транзистора обратной связи И -типа 4 и элемента ИЛИ-НЕ 5, инвертор 6, адресные элементы И-НЕ 7, 6причем выход инвертора 6 подключенк затворам управляющих транзисторов 3 логических ячеек 1, а еговход соединен с первыми входамиадресных элементов И-НЕ 7 и явля 60 ется управляющим входом 8 дешифра"тора, вторые входы каждой пары адресных элементов И-НЕ 7 являются:соответственно прямыми и инверсными адресными входами 9 дешифра 65 тора, затворы каждого из транзисторов 2 логических ячеек 1 подключены к одному из выходов пары адресных элементов И-НЕ 7 в соответствии с двоичным .кодом номера ячейки 1. Истоки транзисторов 2 подсоединены к шине 10 питания, а истоки...
Динамический дешифратор на мдп-транзисторах
Номер патента: 1478321
Опубликовано: 07.05.1989
Авторы: Бочков, Земцовский, Однолько
МПК: H03K 19/094
Метки: дешифратор, динамический, мдп-транзисторах
...приходом на первую входную шину 2 логического нуля транзисторы 8 и 10 закрыьаются. В случае прихода логической единицы на одну из адресных шин через истоковый повторитель входного адресного транзистора заряжа- е ются затворы транзисторов 9 и 12, они открываются и обнуляется затвор транзистора 11, Входной сигнал второй входной шины не проходит на выходную шину.В случае, если напряжение на всех адресных шинах равно логическому нулю, то положительный сигнал второй входной шины проходит через открытый транзистор 11 на выходную шину, При этом открывается транзистор 13 и поддерживает потенциал общей шины на затворах транзисторов 9 и 12, препятствуя открыванию этих транзисторов, при Аормировании положительного сигнала на выходной шине из-за...
Делитель напряжения на мдп-транзисторе
Номер патента: 598159
Опубликовано: 15.03.1978
Авторы: Зарипов, Петрова, Попов, Ястребцев
МПК: H01L 29/788
Метки: делитель, мдп-транзисторе
...Фси. у Состав Техред И.Шубин е Тираж 960 нного комите м изобретени Ж, Раушск ПодМиниий.4/5 сноеров ССС Совет откр наб., Патент, г.ужгород, ул.Проектна илиал П тивной длины канала 1.в, при этом ток стока 3 увеличивается.На фиг. 1 изображен топологический чертеж делителя напряжения на МДП-транзисторе; на фиг. 2 изображен разрез делителя напряжения.Делитель напряжения на металл-диэлектрик-полупроводниковом транзисторе состоит из полупроводниковой подложки 1 одного типа проводимости Р, с сформированными в ней областями, истока 2 и стока 3 другого типа проводимости ь,на которых образованы электроды истока 4 и стока 5 из слоя жидкого диэлектрика 6, нанесенного на подложку и выполняющего одновременно роль смазки, из подвижного электрода затвора...
Коммутатор напряжения на мдп-транзисторах
Номер патента: 1035799
Опубликовано: 15.08.1983
Авторы: Дронов, Строцкий, Федорова
МПК: H03K 17/693
Метки: коммутатор, мдп-транзисторах
...суммирующего операционного усилителя 4, вход режекторногофильтра 5, вход полосового фильтра би первый выйод резистора 7, второйвход суммирующего операционного усилителя 4 подключен к шине 8 отпирающего сигнала, а выходк входам переключателей 9, выходы которы)с соединены с,затворами соответствующих МДПтранзисторов 2 и 3 и через соответствующие резисторы 10 подключены к шине 11 запирающего сигнала, выход режекторного фильтра 5 подключен к шине 12 выходных сигналов, а выход по"лосового фильтра б - к входу демодулятора 13, выход которого через формирователь 14 соединен с шиной 15выявления неисправностивторой выводрезистора 7 подключен к выходу генератора 1 б гармонических колебаний.Коммутатор напряжения на МДП-транзисторах работает...
Предыдущий патент: Блок управвления выборкой информации из запоминающего устройства
Следующий патент: Многофункциональное запоминающее устройство
Случайный патент: Загрузочное устройство