422043

ОП ЙСАНИЕ ИЗОБРЕТЕНИЯ 422043 Союз Советских Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свилстсльствд -Здявлс 1 ю 12,07.72 180964218-24.Ч. Кл. 6 11 с 1140 заявки Х присоединение) Приоритет -Опубликовано 30.03.74. Бюллетень М осударственный комитетСовета Министров СССРпо делам изобретенийи открытий УДК 681,327.025 (088.8) ДЯТЯ ОПУОЛИКОВ Пя описания 06.02.7 Авторыизобретения. Готовцев, И. ф. Дымов, С. А. Еремин, А. А. И, Ткачев и В. С, Хорошунов янов Заявитель РИГГЕРНАЯ ЯЧЕЙ й ячейки папредложенной триггерказана ца чертеже. Изобретение относится к ооласти вычислительной техники и может бьть применено в запоминая)щих устройствах с малой потребляемой мощностью со считыванием без разру. шения информации, а также в системах авто. 5 матики и телемеханики.Известны триггерные ячейки памяти, содержащие в каждом плече транзистор нагрузки:усилительный транзистор, база которого соединена с базой адресного транзистора и с 1 С) коллектором цагрузочцого транзистора противоположного цлсчд.Цель изобретения - с цижецис иотреоляс мой мощности,Это достиГяс тс 5 тс.м, и 10 коллектор мсили 1 З тельного транзистора подключен к базс ядресцого транзистора того жс плсча и к баз. тря 5 зисторя иягр) зки противополо)КПОГО плеча, причем эмиттеры транзисторов нагрузок через дополццтсльш й диод, в 1(лючсццый в 20 осбратном направлении, соединены с коллекторами адресных транзисторов и чсрсз второй дополнительный диод с эмиттерами усилительных транзисторов и клеммой выбора ячейки.Схеманомяти по Триггерцая ячейка памяти включает в себятранзисторы (, 2 нагрузки, усилительные)транзисторы 3, 1, адресные транзисторы ), , лва дополнительных диода 7, 8.База адресного транзистора 6 (6) соелинена в протцвоположном плечс с базой транзистора 2(1) нагрузки, с оазой ус 11 лительцогс 5 транзистора 4(3) ц в том же плече с 1 соллс 1 кторами транзисторов 1, 3. Змиттеры усилительных транзисторов 3, 4 соединены между собой и подключены к клемме выбо)а ячейки ц через дополнитслП 1 ый диод 8 к эмиттсрдм транзисторов 1, 2 нагрузок, которые через второй дополцитсльшлй лиол 7 цолсослццсчы и коллекторам д;1 рссцых транзисторов 6, 6 ИСТОЧНИКУ ПцтДЦИЯ. 3)ИТТЕР 11 11 ЛРс С ИЫХ тРДЦ- зисторов 5, 6 св 51 з 11 ц с выхолдмц схемы,Работает црслложсшюс устройство слслую цсим Обрязом.В л 1000.с из лвмх с Ост 051 ц пи Гр ц ГГсрцоц 51 сики памяти в кажлом плече ОЛПП цз трдцзисторов закрыт (одно плечо - транзисторы 1, 1, второе - транзисторы 2,1).Пусть в исхол 1 юм состоянии транзистор 2 нагрузки и усцлцтсльшяй транзистор ) здкрыты, а аналогичцыс транзисторы 1, 1 в других плечах открыты, что соответствует хрансццк) логической 1. В этом состояшш ток проходит только через открытые транзисторы 1, 4 и дополнительный диод 7, включенный в обратном направлении, поэтому обцсий ток через ячейку очень мал,Заказ 5591 Изд.1428 Тираж 591 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 415,1 ля заннсн ннфо 1)маци 11 логи 1 сской 1 на выходы ячейки подают напряжения, соответствующие этой информации, а именно на выход 9 - высокий уровень напряжения, а на выход 10 - низкий уровень напряжения. После это 5 го на клемму 11 выбора ячейки поступает наи рякенис выборки (0,5 в) .1:слн в ячейке до записи хранилась информация логической 1, то ячейка не изменяет своего состояния, а если информация логичс О ского О, что соответствует закрытым транзисторам 1, 4, то при подаче на клемму выбо.ра ячейки напряжения выборки (0,5 в) транзисторы , 4 открываются, и ячейка переходит в состоян 1 ье логической 1, 15Запись информации, соответствующей логическому С, происходит аналогично, При этом на выход 9 подают низкий уровень напряжения, а на выход 10 - высокий уровень напряжения. 2 ГВ режиме хранения информации на клемме выбора ячейки потенциал равен ну;но, в результате чего адресные транзисторы 5, б закрыты н любое помеховое воздействие на выходы схемы нс может изменить состояния ячейки.Г 1 рн считывании информации на клемму вы 4бо 1 за ячейки подают положительное напряжение, вследствие чего напряжение на базах адресных транзисторов 5, б увеличивается и открывается тот транзистор, база которого н исходном состоянии имеет более высокий потенциал. На нагрузке, подключенной к эмиттеру этого транзистора, формируется напряжение, соответствующее логической 1. Предмет изобретенияТриггерная ячейка памяти, содержащая в каждом плече транзистор нагрузки и усилительный транзистор, база которого соединена с базой адресного транзистора и с коллектором нагрузочного транзистора противополож. ного плеча, от,1 пчающаяся тем, что, с целью снижения потребляемой мощности, коллектор усилительного транзистора подключен к базе адресного транзистора того же плеча и к базе транзистора нагрузки противоположного плеча, причем эмиттеры транзисторов нагру. зок через дополнительный диод, включенный в обратном направлении, соединены с коллек. торами адресных транзисторов и через второй дополнительный диод с эмиттерами усили тельных транзисторов и клеммой выбора ячейки.