Запоминающее устройство на мдп-транзисторах

(11) 42 Ю 45 Союз Советских Социапистицеских Респубпив(32) ПриоритетОпубликовано 25.03.74. Вюллетець МДата опубликования описания 26.08.74 Государственный комятез Совета Министров СССР оо делам изобретений а открытий(72) Авторы изобретеп оронцов и М. Г. Грызло йцев, Ю. Ю, Доценк) Заявител ДП-ТРАНЗИСТОРА ТВО 4) ЗАПОМИН Изобретение относится к вычислительнойтехнике и может быть применено в специализированных вычислительных устройствах в качестве оперативного или буферного запоминающего устройства, 5Известно запоминающее устройство цаМДП-транзисторах, содержащее матрицу на МДП-транзисторах, схему управления, соединенную с формирователями сигналов выборки и с формирователями сигналов записи, трап зисторные дифференциальные усилители, ключи считывания, подключенные к выходам дифференциальных усилителей,Известное устройство имеет малое быстродействие. 15Предлагаемое устройство отличается от известного тем, что для повышения быстролействия в него введены насыщенные транзисторные ключи, выходы которых подключены к входам дифференциальных усилителей через 20 базовые резисторы, а входы - к выходу схемы управления, разрядные шины матрицы подключены к первым входам дифференциальных усилителец и через дополнительные диоды - к формирователям сигналов записи, выходы 25 которых через диоды подключены к вторым входам дифференциальных усилителей.На чертеже изображена функциональнаясхема предлагаемого запоминающего устройства. 30 Устройство содержит матрицу памяти 1, соединенную словарными шинами с формирователями 2 сигналов выборки, которые соединены со схемой тправления 3. Разрядные шины матрицы подключены к первым входам дифференциальных усилителей 4 и через дополнительные диоды 5 - к формирователям 6 сигналов заццсц, выходы которых через диоды подключены к вторым входам усилителей 4. Выходы диффсрецциальных усилителей соединены с ключами считывания 7. Через токо- задающие резисторы 8 схема управления 3 соединена с насыщенными транзисторными ключами 9, выходы которых подключены к входам дифференциальных усилителей 4 через базовые резисторы 10.Устройство работает следующим образом.Формирователь сипалог, выборки 2 в режиме записи формирует на словарных шинах импульсы напряжения перепадом от +6 в до - 6 - 8 ь, а формирователь 6, включаемый сигналом со схемы управления 3 создает ца разрядных шина.; импульсы положительной полярности +6 в при записи 1 или нулевой потенциал при записи О - в соответствии с записанным колом. Сигналы записи 1 подаются через олин из диодов 5 на разрядную шину, а следовательно, и на первый вход усц лцтеля 4 и через другой диод - на второй его вход. При этом персгрузкц усилителя 4 не421045 3 11 рсдмст изобретения Жюлю Составитель Р. Яворовская едактор Т. Иванова Техрсд Л. Богданова Корректор И, ТоркинаТираж 591Совета Министров Соткрытийнаб., д. 4/5 ПодписР Изд.,й 636 осударсгвенного коми тета по делам изобретений Москва, )К, Раущскаяаказ 2108/17ЦНИИПИ иогра фи я, и р. С а пу но в а,происходит, так как диффсренциальпый усилитель подавляет синфазныи сигнал. Одновременно сигнал Строб записи со схемы управления 3, подаваемый через резистор 8, запирает ключ 9. В результате этого резко увсличивается входное сопротивление усилителя 4, что приводит к снижению величины тока, необходимого для создания на разрядных шинах сигнала записи 1.По окончании сигнала записи 1 транзисторный ключ 9 вводится в насыщение, понижая входное сопротивление усилителя 4, что позволяет быстро разрядиться паразитой емкости разрядной шины.При считывании сигнал по разрядным шинам подается на первые входы дифференциальных усилителей. Прохождсни;о сигнала в другие цепи препятствуют развязывающие диоды 5. Для того чтобы на выходе устройства сигналы появлялись только в соотвстствии со считанной информацией, сигналы с усилителей 4 подаются через ключи 7, стробпрусмые в моменты считывания. Заноз ппающее устроиство на МДП-транзисторах, содержащее матрицу на МДП транзисторах, схему управления, соединеннуюс формирователями сигналов выборки и с формирователями сигналов записи, транзисторные дифференциальные усилители, к:почи считывания, подключенные к выходам диффе рснциальных усилителей, о т л и ч а ю щ е с с ятем, что, с целью повышения быстродействия, в устройство введены насыщенные транзисторные ключи, выходы которых подключены к входам дифференциальных усилителей через 15 базовые резисторы, а входы - к выходу схемы управления, разрядные шины матрицы подключены к первым входам дифференциальных усилителей и через дополнительные диоды - к формирователям сигналов записи, 20 выходы которых через диоды подкл 1 очены квторым входам дифференциальных усилителей.