Ячейка памяти

Союз Советских Сопиалистических Республик161) Дополнительно авт. свид 122) Заявлено 15.1.73 121) 1966611/18-24 151) .Ч. 1(л. 6 11 с 1140 дявкп Хо т 1 тисосдпцспцек Госуаарствепиы комитет Совета Уииистроо СССР оиорптет 53) х 3 К 681.327.66(088.8) блпковано 30. юллетень Уе по делам иао 1 рете и отерытий пя описания 09.01,76 опуолцкова ат 2) Лвторы изобретения(54) ЯЧЕЙКА ПАМЯТИ Изобретение относится к области вычислительной техники.Известны ячейки памяти, содержащие Д-триггер, информационные и адресные шины записи и считывания.Цель изобретения - расширение функциональных возможностей и области применения устройства, т. е. совмещение фупкциЧ хранеция с выполнением логических оперяциЧ и обеспечение двусторонней передачи информации.Это достигается тем, что в ячейку ввелены дополнительные логические элементы И. Первые входы первого, второго и третьего логических элементов И подключены к прямому выходу Д-триггера, а четвертого и пятого логических элементов И - к инверсному выходу Д-триггера, вторые входы всех логических элементов И - к адресным шинам считывания. Выход первого логического элемента И подсоединен к первой ицформа- пиоццоЧ шипе и первому входу Д-триггера, выходы второго и пятого элементов 1 Л - и второй информационной шине и второму входу Д-триггера, выходы третьего и четвертого логических элементов И - к третьей ипфор- мационцоЧ шине и третьему воду триггера.Скема ячейки представлена ця чертеже, глс 1, 2 и 3 - ицформациоцныс шины; 4 - 8 - дополццтсльцые логические элементы 11, имеющие объединенные первые входы и вко 2" ды 9 - 15; 16 - Д-триггер; 17 - 21 - входьтриггеячечзом.5 В исходном состоянии элемент 16 хранитинформацию. В случае хранения 1 на объе лицеццык цходдк элементов 4, 5, 6 имеется разрешающий уровень, а ця оощпк входах элементов 7 и 8запрещающий, С подачеЧ 10 па один из вкодов 11, 12 адресцого сигналасчитывания ца информационных шццак 2, 3 появляется соотвсгсгвующцй слцццчному значению сигнал. При поступлении адресного сигнала считывания па вкод 10 элемента 4 15 информация в шццс 1 устанавливается толькопри наличии строоирующего сигнала на входе 9. В случае подачи на вход 14 адресного сигнала считывания в шине 2 образуется инверсное значение кол, хранящегося в триггере 16.20 Информационные шины 1, 2, 3 могут обьслипяться с аналогичными шинами другцк ячсск системы.Иа входы 17, 18 ц 20 подаются адресныесигналы записи, ца вкоды 19 ц 21 -- стробиру ющие сигналы за 1 иси. Г 1 ри подаче, например,на вход 17 адресного сигнала записи сигнал с шины 1, соответствующий сдицичному или пулевому значению информации, заццсывается в элемент 16. В случае поступления длрссЗо ного сцгцала ца вко;1 18 цлц 20 Лля осуц 1 сствленця записи пцформаццц неоокодцмо прцра.ка памяти работает следующим обра486376 г Составитель В. Байк ехред Т. Миронова Редактор И. ГрузоЗаказ 3239/5ЦНИИП ктор О. ТюринаПодписное СССР ж 548Министрытийд. 4/5 зд. Юа 1841 Тира арственного комитета Совета по делам изобретений и отк Москва, Ж,Раушская на И Гос 13035,аграфия, пр Сапунова, 2 сутствие на входах 19 и 21 стробирующсго сигнала записи. При одновременной подаче, например, на входы 17 и 18 адресных сигналов и на вход 19 стробирующего сигнала выполняется операция наложения информации с шин 1 и 2, а результат операции записывается в элемент 16.Информационные шины 1, 2 и 3 обеспечивают передачу информации в двух направлениях между аналогичными ячейками памяти системы, причем некоторые шины, например, 2 и 3, позволяют осугцествлять передачу прямой и инверсной информации,Предмет изобретения Ячейка памяти, содержащая Д-триггер, информационные и адресные шины записи и считывания, отличающаяся тем, что, с целью распирения области применения ячейки, она содери(ит доолниеьные логические элементы И, первые входы первого, второго 5 и третьего логических элементов И подключены к прямому выходу Д-триггера, а четвертого и пятого логических элементов И - к инверсному выходу Д-триггера, вторые входы всех логических элементов И подключены 10 к адресным шинам считывания, выход первого логического элемента И подключен к первой информационной шине и первому вхо.ду Д-триггера, выходы второго и пятого элементов И - к второй информационной ши не и второму входу Д-триггера, выходытретьего и четвертого логических элементов И - к третьей информационной шине и третьему входу триггера.