Интегральный элемент памяти

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик 11) 481941 61) Дополнительное к авт. свид-ву -22) Заявлено 20.03.74(21) 2007199/18-2 51) М. Кл, 0 11 с 11/4 кис присоединением за(23) Приоритет -Опубликовано 2 осударотвенныи комитетСовета Министров СССРоо делам иэоорвтенийи открытий08 75 Бтоллетень31(088. 8) та опубликования описан 10,7 А.С.Березин, А.Н.Маковий, Е,М.Онищенко, Л.НЛетро Ю.Т.Федоров,и И.И,Шагурин Авторыизобретения Трудового Красного Знамий институт(71) Заявител й орде физич осков нженерн(54 ТЕГРАЛЬНЫИ ЭЛЕМЕНТ ПАМЯТИ иэ двух р цфой структурой ор 1 подключен не 2, базой - кколлектором -.Иругой Рт-р миттером к ко второй разом - ко второй р-и транзисторпервой разИзобретение относится к области ин- -тегральных запоминающих устройств.Известны интегральные элементы памяти на дополггительтгых биполярных транзисторах. Известные элементы содержатдва и-р-п транзистора, база первого изкоторых подключена к коллектору второго,база второго - к коллектору первого, аэмиттеры подключены к двум разряднымшинам, и два р-и-р.транзистора, коллектор каждого иэ которых подключен к коллектору соответствующего и-р-п транзистора, эмиттеры - к адресной шине, а базы - к специальной шине,При изготовлении таких элементов винтегральном виде требуется три изолированные области - в одной из них размещаются два р-и-р транзистора с продольной структурой, а в двух другихп-р-и транзисторы, что обусловливаетзначительную площадь элемента,Цель изобретения, сократить площадь,занимаемую интег ральным элементом,памяти,Это доетигается тем, что база каждого 25 р-п-р транзистора соединена с эмиттером соответствующего п-р-и транзистора.В результате элемент может быть раз. мешен в двух, изолированных областях: в каждой из них размещается р-т-р и и-р-и транзистор, причем база и эмиттер и-р-п транзистора совмещены соответственно с коллектором и базой р-п-р транзистора, т,е. это соединение представляет собой инжекционную структуру.На чертеже представлена принципиальная схема интегрального элемента памяти. Элемент памяти состои -р транзисторов с продоль и двух и-р-и транзисторовПервый р-и-р транэпст эмиттером к адресной ши первой разрядной шине 3, к первой узловой точке 4 транзистор 5 подключен э адресной шине 2, базойрядной шине 6, коллектор узловой точке 7. Один и. 8 подключен эмиттером к481941 20 СоставительОн щедактор О,Степина рекред Н ан ва Корректор аказ Зозд. М ЯИИП осударственного комитетапо делам изобретений и Москва, 113035, Раушск овета Мтир ытийнаб 4 Предприятие Патент, Москва, Г.Б 9, Ьерекковскаи наб., 24 рядной шине Э, базой - к первой узловойточке 4, коллектором - ко второй узло",вой точке 7. Другой и-р-п транзистор9 подключен эмиттером ко второй.разрядной шине 6, базой - ко второй узловой точке 7, коллектором - к первойузловой точке 4,В режиме хранения на разрядных шинах поддерживаются равные потенциалы,а из адресной шины в элемент задаетсятой. При этом прямое смещениена переходах эмиттер-база р-п-р транзисторов оказывается равным, и в первомприближении равны их коллекторные токи,Поэтому, если п-р-п транзисторы имеюткоэффициент усиления больше 1, то элемент имеет два устойчивых состояния,в которых один из пр-п транзисторовнасыщен, а второй закрыт. При этом токи,втекаюшие в разрядные шины, отличаютсяпо величине - в ту шину, к которой подключен эмнттер открытого п-р-п транзистора, втекает ток, равный сумме коллекторных токов первого и второго р-и-ртранзисторов н базового тока одного изрт-ртранзисторов. Этот ток будет больше, чем ток, втекаюший в другую разрядную шину, и равен базовому току другогор-и-р транзцстора,Для считывания информации необходимоподать сигнал выборки - импульс тока самплитудой, значительно превышаюшей токхранения. При этом токи, втекаюшие в разрядные шины из выбранного элемента, 1будут заметно различаться по величинеи будут много больше, чем токи, посту-,пающие в шины из невыбранных элементов, поэтому легко можно определитьинформацию, хранимую в элементе. Считывание происходит без разрушения информации., При записи одновременно с сигналомвыборки необходимо создать на разрядных шинах разность потенциалов порядканескольких Щ , что обеспечит отличие коллекторных токов р-п-р транзисторов в 10-100 раз. В зависимости от тогона какой из шин более высокий потенциал,элемент устанавливается в то или иноесостояние ("0" или ф 1"). Предмет изобретения Интегральный элемент памяти, содержащий первый и второй и-р-П транзисторы,база первого из которых подключена кколлектору второго, база второго к коллектору первого, а эмиттеры транзисторов25подключены к двум разрядным шинам, идва р-п-р транзистора, коллектор каждогоиз которых подключен к коллектору соответствуюшего п-р-п транзистора, а эмиттеры к адресной шине, о т л и ч а ю ш и й 30с я тем, что, с целью его упрощения,. база каждого р-и-р транзистора соединенас эмиттером соответствующего и-р-итранзистора,раж 648 Подписное инистров СССР