Устройство для вычисления алгебраического выражения

Изобретение относится к вычислительной технике и может быть использовано для выполнения множительно-делительных операций над сигналами,представленными в цифровой форме.Цель изобретения - расширение функциональных воэможностей за счет выполнения операции вида А В/С.На фиг.изображена функциональ Оная схема устройства; на фиг. 2 - пример реализации блока управления; нафиг. 3 - временные диаграммы, поясняющие работу блока управления; наФиг. 4 - пример реализации выходного 15вычитателя,Устроиство (фиг. 1) содержит коммутаторы 1 и 2, сумматор 3, вычитатель 4, коммутатор 5, первый 6 и второй 7 блоки памяти, выходой вычита Отель 8, блок 9 управления, выход10 результата устройства, входы разрешения выдачи результата 11 и записи 12 вычитателя 8, выходы 13 - 15олока 9 управления, вход 16 блока 9 25управления.ьлок 9 управления (фиг. 2) содержит триггеры 17-19, элемент И 20 игенератор 21 тактовых импульсов,Выходной вычитатель 8 (фиг, 4) со- ЗОдержит буФерные регистры 22 и 23,группу элементов НЕ 24, сумматор 25,элемент НЕ 26 и демультиплексор 27.На Фиг. За показан сигнал пуска,поступающий на вход 16 блока управления, на Фиг. Зб показана последовательность тактирующих импульсов навыходе генератора тактовых импульсов22, на фиг. Зс, д, е показаны управляющие импульсы на прямых выходах 40триггеров 17-19 соответственно,Устройство работает в двух тактах.В первом такте при поступлении импульса пуск на вход 16 блока управле ния на его выходах 13-15 устанавливается состояние лог. "О" (см, фиг.З), По сигналу лог. "0" с выхода 15 блока управления коды операндов А и В через коммутаторы 1 .и 2 будут подключены к входам сумматора 3 и вычитателя 4, на выходах которых получатся коды результатов (А+В) и (А-В) соответственно, По сигналу лог. "0" с выхода 13 блока управления, поступающего на управляющий вход коммутатора 5, код величины (А+В) с выхода сумматора 3 поступит на вход блока 6 памяти, и на его выходе при этом появится код величины (А+В)/4 который эапомнтся в выходном вычитатсле 8 с приходом сигнала лог. "1" на управляющий вход 12 с выхода 13 блока управления. По этому сигналу, поступившему на управляющий вход коммутатора 5, код величины (А-В) с выхода вычитателя 4 поступит на вход блока 6 памяти, при этом на его выходе появится код вели 2чины (А-В) /4, который установится на входе выходного вычитателя 8, Во втором такте с приходом сигнала лог. "1" с выхода 15 блока управления на управляющий вход 11 вычитателя 8 на его втором выходе появится резуль(А+Р) - (А-В) тат вычитания Х= --- .- = А В4который поступит на второй вход коммутатора 1, при этом на втором входекоммутатора 2 будет установлен кодвеличины Х =1/С с выхода блока 7 памяти, на входе которого установленкод операнда С. По сигналу лог, 1"на выходе 15 блока управления коды ве"личин Хи Х через коммутаторы 1 и2 подключатся к входам сумматора 3 ивычитателя 4, Далее работа устройст"повторится, При поступлении сигналалог, "0" с выхода блока управленияна управляющий вход 11 вычитателя 8,на его выходе 10 появится результатЕ = Х,Х=А В/С, Кроме того, на выходе14 блока управления появится лог."1",сигнализирующая о готовности результата вычислений.Влок 9 управления работает следующим образом,С приходом положительного импульса "Пуск" с входа 16 блока управленияна входы "Сброс" триггеров 17-19 наих прямых выходах, а следовательно,и на выходах 13-5 блока управленияустановится состояние лог. "0",Ло г . 1 с инверсного выхода три г г ера 1 9 раз решит прохождение тактирующихимпульсов с выхода генератора 2 1 чер е э элемент И 20 на тактовые входытриггеров 1 7- 1 9 , По тактирующим импульсам последовательно и зменяетсясостояние управляющих выходов 1 3- 1 5блока управления .Выходной вычитат ель 8 работает следующим образом ,Каждый такт вычисления делится надва подтак та . В первом подтакт е прямой код входной величины , поступившийна вход вычитателя по положительному163 фронту импульса с управляющего входа 12, записывается в буферном регистре 22 и устанавливается на первом входе сумматора 25, Во втором подтакте прямой код следующей входной величины, поступившей на вход вычитателя, инвертируется через группу элементов НЕ 24 и устанавливается на втором входе сумматора 25, По отрицательному шронту импульса с входа 12 результат вычитания двух входных величин запишется в буферном регистре 23. Отличие работы выходного вычитателя 8 в первом и втором тактах заключается в том, что впервом такте по лог. "0" с входа 11 на управляющий вход демультиплексора 27 код результата с выхода буферного регистра 23 поступит на второй выход вычитателя д, а во втором такте вычисления по лог. "1" на управляющем входе демультиплексора 27 код результата поступает на выход устройства в целом,формула изобретенияУстройство для вычисления алгебраического выражения, содержащее сумматор, вычитатель, первый коммутатор, первый блок памяти и выходной вычитатель, первый выход которого соединен с выходом результата устройства, а информационный вход - с выходом первого блока памяти, вход которого соеди 51756нен с выходом первого коммутатора,первый и второи информационные входыкоторого соединены соответственно свыходами сумматора и вычитателя, о тл и ч а ю щ е е с я тем, что, с целью расширения Функциональных возможностей путем выполнения операции видаА 1 В/С, в него введены второй блокпамяти, второи и третий коммутаторыи блок управления, вход пуска которого соединен с входом пуска устройства, первый и второй информационныевходы которого соединены с первымиинФормационными входами второго итретьего коммутаторов соответственно, управляющие входы которых соединены с входом разрешения выдачи результата выходного вычитателя и пер вым выходом блока управления, второйвыход которого соединен с управляющимвходом первого коммутатора и входомзаписи выходного вычитателя, второйвыход которого соединен с вторым ин Формационным входом второго коммутатора, выход которого соединен с первымивходами сумматора и вычитателя, вторые входы которых соединены с выходомтретьего коммутатора, второй информа ционный вход которого соединен с выходом второго блока памяти, вход которого соединен с третьим информационным входом устройства, выход окончания вычислений которого соединен стретьим выходом блока управления.Тираж 396 Подписноекомитета по изобретениям и открытиям при ГКНТ СС Москва, Ж, Рауаская наб., д. 4/5