Устройство для умножения
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1608650
Автор: Сидорович
Текст
СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИКРЕСПУБЛИК Р 1) 6 06 Р /52 ГО ПО ПР 57) Из оел ьнойовано вемах. Ц ретение ехнике и цифровыхель изобр тносится к вычислиможет быть испольвычислительных систения - повышение з т уЬ з т в а со ы ж УДАРСТВЕННЫЙ КОМИТЕТИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМГКНТ СССР(5 ) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯФ Изобретение относится к вычислиьной технике и может быть испольано в цифровых вычислительных сисах.Цель изобретения - повышение быстействия и упрощение устройства.Иа чертеже представлена схемахразрядного (И=8) устройства дляожения.Устройство содержит дешифраторыжителя 1 и множимого 2, матрицуоминающих элементов 3 (.=1,2,д=1,21) и 2 И диодов 4 и 511 т=1,211), имеет входы множия У и множимого Х и выходы произения Х 7.Устройство работает следующим обом. На входы Х и У подаются разряды ожителей, при этом на одном из одов каждого дешифратора 1 и 2 усавливается активный сигнал, С -го быстродеиствия и упрощение устройства. Устройство содержит дешифраторымножителя и множимого, матрицу запомчнающих элементов, входы множителяУ и множимого Х, выходы произведенияХУ, На оба входа одного из запоминающих элементов поступают активныесигналы. Информация из панного запо"минающего элемента выдается на выходыпроизведения устройства. 1 ил,выхода дешифратора 1 данный сигнал С, поступает непосредственно на первый вход выборки запоминающего элемента 3,", и через диод 4, - на первые входывыборки элементов 31,3,(, 1 и вторые входы выборки элементов 3(311 . С 3-го выхода дешифратора 2 активный сигнал поступает непосредственно на второй вход выборки запоминающего элемента 3 и через диод 5 - на первые входы выборки элементов 3, 3 (, и вторые входы выборки элементов 313 . В результате на оба входа одного из запоминающих элементов поступают активные сигналы. Информация из ,Вфф данного запоминающего элемента вы- ай дается на выходы произведения устройства.Формула изобретенияУстройство для умножения, содеращее дешифраторы сомножителей и мат1 б 08650 Составитель В.ЧерниковРедактор А.Шандор Техред М,ХоданичКорректор С.Черни ираж 5 б 2 Подписи Заказ 361ВНИИПИ Гос КНТ С рственного комитета по изобретениям и открытиям 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужго Гагарина, 10 рицу запоминающих элементов,-содержащую в -й строке х запоминающих элементов (д 1,20), причем входы сомножителей устройства подключены к5 входам соответствующих дешифраторов, первые входы выборки 3-1 первых запоминающих элементов 3-й строки матрицы объединены (3 ф 23Я), вторые входы выборки Ц)-х запоминающих элементов Ю+1 последних строк матрицы объединены, выходы дешифраторов множителя и множимого соединены соответственно с первыми и вторыми входами выборки последних запоминаю,щих элементов соответствующих строк матрицы, выходы всех запоминающих элементов матрицы объединены и подключены к выходам устройства, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия и упрощения устройства, в него введено 2 Б диодов, причем д-е выходы дешифраторов множителя и множимого соединены с анодами соответственно х-го и (И+)- го диодов, катоды которых объединены, катод 1-го диода соединен с первым входом выборки первого запоминающего элемента 1-й строки матрицы, катод (1+0-1)-го Диода соединен с вторым входом выборки Ц)-го запоминающего элемента первой строки матрицы.
СмотретьЗаявка
4464813, 22.07.1988
МОСКОВСКИЙ ИНЖЕНЕРНО-ФИЗИЧЕСКИЙ ИНСТИТУТ
СИДОРОВИЧ АНДРЕЙ ГЕОРГИЕВИЧ
МПК / Метки
МПК: G06F 7/52
Метки: умножения
Опубликовано: 23.11.1990
Код ссылки
<a href="https://patents.su/2-1608650-ustrojjstvo-dlya-umnozheniya.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для умножения</a>
Устройство для контроля параметров ферритовых сердечников запоминающих матриц
Номер патента: 633074
Опубликовано: 15.11.1978
Авторы: Добролюбов, Еремин, Макеев, Талыгин
МПК: G11C 29/00
Метки: запоминающих, матриц, параметров, сердечников, ферритовых
...через элемент И 14 подключены к выходу устройства 15. Кроме того к выходам счетчиков подключены блоки индикации брака по параметрам (на чертеже не показаны).Устройство работает следующим об" разом. Под действием импульсов токов аеремагничивания провеРяемый сердечник в матрице и сердечник 3 устройства перемагничиваются (на чертеже матрица не показана). Возникает ЭДС самоиндукции, которая наводится в обмотку считывания. Обмотка считывания сердечника 3 устройства и матрицы включены последовательно . Сигналы с обмотки считывания через переключатель 4 подаются на входы усилителя 1. Коэффициент усиления усилителя плавно регулируется. С выхода 16 усилителя 1 усиленные до величины, обеспечивающей нормальную работу дискриминатора 8, и...
Устройство для вычисления матрицы направляющих косинусов
Номер патента: 1233142
Опубликовано: 23.05.1986
МПК: G06F 7/548
Метки: вычисления, косинусов, матрицы, направляющих
...3 с выходов46-49 блока 2 регистровой памяти.Эти данные записываются но все разряды, кроме младшего, в регистры 254множителя, Регистры 253, 302 и 333 30частичных сумм в блоках 4-16 и младший разряд регистров 254 в блоках4-7 обнуляются,В следующем такте работы управляющего автомата сигналы присутствуют З 5на выходах 57 и 60 блока 3. Черезшину 23 управления они поступают вблоки 4 - 16, где на входы элементовИ 255-260 в блоках 4-7, входы элементов И 304-31 в блоках 8-10 и входы элементов И 335-338 в блоках 116 через шину 24 условий поступаютзначения двух младших разрядов регистров 254 множителя в парафазномкоде с выходов 87-90 блоков 4-7,Управляющие сигналы элементов И используются для получения суммы произведений в регистрах 253...
Устройство для вычисления матрицы функций
Номер патента: 1439617
Опубликовано: 23.11.1988
Автор: Силин
МПК: G06F 17/16
Метки: вычисления, матрицы, функций
...90импульсов.БФА 15 содержит умножитель 91 исумматор 92,БФА 16 содержит умножитель 93 исумматор 94,БФА 17 содержит сумматоры 95 и 96и мультиплексоры 97 и 98.Блок 11 содержит БП 99 и сумматор 100.Блок-схема алгоритма включает блоки 101-111.Узлы свертки по модулю Ммогутбыть выполнены на базе сумматора помодулю М + с нулевым сигналом на втором входе или на базе ПЗУ; при конкретной реализации некоторые элементы, например 87 и 88, могут бьггьобъединены. Узел 8 может быть реализован на базе сумматора. Коммутаторы могут быть реализованы, например, на базе трехстабильных элемен"тов К 155 ЛП 8, причем их разрядностьопределяется разрядностью передаваемой информации, Генератор 51 можетбыть реализован по известным правилам.При реализации...
Устройство для вычисления матрицы функций
Номер патента: 1439618
Опубликовано: 23.11.1988
Автор: Силин
МПК: G06F 17/16
Метки: вычисления, матрицы, функций
...модулю М могутбыть выполнены на базе сумматора помодулю М с нулевым сигналом на втором входе или на базе ПЗУ, при конкретной реализации некоторые элемен"ты, например 87 и 88, могут быть объединены, узел 81 может быть реализован на базе сумматора, коммутаторымогут быть реализованы, например, набазе трехстабильных элементовК 155 ЛП 8, причем их разрядность определяется разрядностью передаваемойинформации.При реализации устройства на конкретной элементной базе может воз"1439618 3, Шершнев СоставителТехред И ктор В. Романе Л. Гратилл оданич Заказ 6080/ 704 дпис но Государственного комитета ССделам изобретений и открытийосква, Ж, Раушская йаб., д 3035 город, ул. Проектная,оиэводственно-полиграфическое предприятие, 3 143961 никнуть...
Устройство для контроля кодовых жгутов постоянных запоминающих блоков
Номер патента: 521609
Опубликовано: 15.07.1976
Авторы: Белов, Карлов, Кушелев
МПК: G11C 29/00
Метки: блоков, жгутов, запоминающих, кодовых, постоянных
...чувствительную к сигналам выбранной группыиндуктивных датчиков 11. Сигналы с других (невыбранных) индуктивных датчиков 11у не поступают на усилители блока 6 за счетзапирающего действия сигналов коммутатора 5 разрядов,Информационные сигналы, предварительноусиленные блоком 6, поступают в блок 740 интегрирования, в котором они преобразуются в однополярный сигнал, а затем поступают на вход дискриминатора 8, с выходапоследнего информационные сигналы поступают в блок 3 сравнения, определяюшийсоот 46 ветствие этих сигналов сигналам, заданным программным блоком 1, При однозначном соответствии информации, считанной скодового жгута 10, и эталонной информации,блк 3 сравнения выдает соответствующуюфкоманду на переход к проверке...
Предыдущий патент: Устройство для умножения
Следующий патент: Устройство для вычисления функций и
Случайный патент: Способ получения электрофотографического носителя информации