Устройство для умножения

.:ТЕЛЬСТВУ 8 ТОРСНОМ фро овой носитс з ретение тельнойвам едназна ехнике, чисел,вычисл редставленчисления, и о умножен сления продвоичнои найти пр онного б ых вычнсл х в сис менение в качестве ож окопроиэвомашинах и ока в вы ительных е у. 2 1дит ель систем Цел ние бы В уА п-разряднь двоичн Выполне стройст ритмиче е опе ко сковано на методе ум- конвейерижения ом таблично-алго ножения с исп зации за счет получения эле х х Р, - д ванная циф двоич,х 1+1 о-ходиользованием од овмешения во времени ножимого 1:аноничес Визведении мент х ОСУДАРСТВЕННЫЙ НОМИТЕТ О ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯ ПРИ ГННТ СССР(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ(57) Изобретение относится к вой вычислительной технике н можетнайти применение в высокопроизводительных машинах н системах, Цельюнзобретения является повышение быстродействия за счет введения двук регистров, двух коммутаторов, двух сумматоров м соответствующих связей еУстройство работает по принципу конвейера за счет наличия в нем регистров частичных произведений, причемв каждом цикле осуществляется умножение на очередные р разрядов старшей н младшей частей множителя (гдер3), и в процессе умножения простой основной части оборудования сведен к минимуму. 3 ил. и накопления сумьац частичных произведений и распараллеливания эв счетсовмещения во времени вычиизведений множимого на старшую имладшую части множителя.яПусть Х =х2 и У - Я1 а( 1 ммножимое и множитель соответственно,где х; и у, - значения д-х разрядовкодов сомножителей. Тогда для представления точного результата 2Х д требуется 2 п-разрядньФ двоичный код,Процесс вычисления произведений2 запишется в виде Х. Ф 2 ,Я (7 , Х (2 ) )(2 ) , (1) 1(2) 15 ъпозиционной системе счисления с ос нием цзУ УУ 1 д л.1кодированная цифра кода множителя.5Если У представить как сумму старшей и младшей частей:Цаст+ ллУ, 2 +ь11=+ ,Г (У Г х;(2 ) ) (2 ) . (3)Ь + 1 к 1 202 РТаким образом, процесс умножения состоит из однотипных повторяющихся циклов, Во время очередного 3-го цикла 1-го частичное произведение 7и(Р р Ст 25х 2 множимого на очередныер разрядов старшей части множителяи:; вычисляется на = К умножителяхРлвыполняющих операцию умножения р-раз-,30рядного двоичного кода 7 на р-разрядный двоичный код Х; с образованием произведения разрядности 2 р.Далееэлементарные произведения "собираютися в и + р двоично-разрядный кодчастичного произведения хУст, на 35сумматоре, одновременно на тех же Кумножителях формируются элементарные.произведения Х на очередные р разря дов младшей части множителя У, которые затем "собираются" в частичное 40произведение на другом сумматоре.Наличие регистров частичных произведений при соответствующем управлении позволяет организовать конвейерпри вычислении Х У т или ХУллл, 45когда в один и тот же момент времени на соответствующем сумматоре формируется частичное произведениеХУст 1+, (или Х Умл +,), а на другомсумматоре формируется сумма частичных произведений Ест, = Е, . 2 ++ ХУмл ) . Процессы вычисленияХУст." Емли или Х Умл.+1 и Естсовмещены во времени.553После вычисления и-разрядных2значений Е и 2 лил для определения Е = Е + Еллл происходит суммирование на одном из сумматоров 2 и ист старших разрядов Еллл. В результате3определяются -- и старших разрядовй2, а младшие разрядов опреде. 2ны при вычислении Еллл.На фиг.1 приведена функциональная схема устройства для умножения; на фиг.2 - относительная временная развертка сигналов на выходах блока синхронизации; на фиг.З - пример реализации блока синхронизации.Устройство (фиг.1) содержит регистры множимого 1 и младшей части множителя 2, К умножителей 3- 3Кэ второй сумматор 4 элементарных произведений, второй сумматор 5 частичных произведений, блок 6 синхронизации, регистр 7 старшей части множителя, первый коммутатор 8, первый сумматор 9 элементарных произведений, первый 10 и второй 11 регистры частичных произведений, второй коммутатор 12, первый сумматор 13 частичных про" изведений, регистры старшей 14 и младшей 15 частей результата.Блок 6 синхронизации (фиг.З) содержит выходы 16-21, вход 22 пуска, тактовый вход 23, КВ-триггер 24,элемент И 25, счетчик 26 и элемент 27 памяти.Регистр 1 множимого предназначен для хранения множимогох= , х(2), х; (2)В1=1 11Регистр 7 старшей части множителя. -исдвиговый, -2- -разрядный, причем сдвиг осуществляется на р разрядов, предназначен для хранения 7стУмножители 3 л - З предназначены для вычисления очередного элемента - ного произведения Х; 71, х - 1,. ,К, имеют два р"разрядных входа и 2 р-разрядный выход. В качестве умйожителей могут быть применены однотактные матричные умножители или ПЗУ с прошитой таблицей умножения в 2 -ной системе счисления.Первый коммутатор 8 - р-разрядный, предназначен для передачи на вход умножителей 31-3соответствующих р разрядов с регистра 7 или 2.Регистр 2 младшей части множите иля --- + р-разрядный, сдвиговый, 165706причем сдвиг осуществляется на ррязрядов, предназначен для храненияМлПервый и второй сумматоры 4 и 9элементарных произведений - п-разрядные, предназначены для Формирования старших и разрядов частичныхпроизведений УХ и У Х соответственно.Первыи и второй регистры 11 и 1 Очастичных произведений - п 1.р-разрядные, предназначены для хранения частичных произведений Умл ф Х и Уг"Хмл.соответственно, п разрядов которыхпоступ".от из соответствующего сумматора 4 и 9, а младшие р разрядовиз умножителя 3Второй коммутатор 12 предназначендля передачи на вход второго слагаемого сумматора 13 частичных произведений операнда из регистра 10 частич.ных произведений или старших п разрядов регистра 15 младшей части результата,Сумматор 5 частичных произведений - двухвходовый, п 4.р-разрядный,предназначен для вычисления значений ЕлллвСумматор 13 частичных произведе 3ний - двухвходовый, -- п-разрядный,предназначен для вычисления значений 2 и суммы Е = 2 т + ЕЛлл.Регистр 14 старшеч части произве 3дения --- п + р-разрядный сдвиго 21 вый, причем сдвиг осуществляется на3 р разрядов. Регистр 15 --- п+р-раз 2 рядный, сдвиговый, причем сдвиг осуществляется на р разрядов.Блок б синхронизации обеспечивает формированиепоследовательностей управляющих сигналов (фиг,2).Устройство работает следующим образом.В исходном состоянии в регистре 1 находится множимоеХ, в старших разрядах регистра 2 - младшая часть множителя УМЛ, в регистре 7 - старшая ,часть множителя К г, регистры 10, 11, 14 и 15 обнулены (на Фиг, цепи сброса и питания не показаны).В каждом цикле по сигналу на выходах 19, 21 и 17 блока синхронизации происходят Формирование К элементарных произведений Х 1 Уст.3 9 д1К, сдвиг содержимого регист 5 О 5 20 25 ЗС 3 40 45 50 ра 2 в сторону младших разрядов на р разрядов, сложение сформированных на предыдущем Ц)-цикле элементарных произведений на сумматоре 4 и за- пись результата на регистр 11,сложение сформированного в Ц)-м цикле частичного произведения Х; У г - 1 с содержимым регистра 14 на сумматоре 13 (при 1= складываются нули), сдвиг содержимого регистра 15 в сто рону младших разрядов на р разрядов. Далее по сигналам на выходах 18, 19 и 16 блока синхронизации происходят формирование К элементарных произведений Х,г,1 л, сдвиг содержимого регистра 7 в сторону младших разрядов на р разрядов, сложение сформированных ранее Х,У, д = 1К на сумматоре 9 и запись полученного Х 7на регистр 10, сложение содер 3жимого регистра 11 с содержимым регистра 15 на сумматоре 5 и запись результата на регистр 15 (при 1 = 1 складываются нули), сдвиг содержимого регистра 14 в сторону младших разрядов на р разрядов.КПосле -- циклов умножения по сиг 2налу на выходе 2 блока синхронизации происходят сложение на сумматоре 13 содержимого регистра 10 с содержанием регистра 14 и запись сформированной старшей части произведения Есг на регистр4, По тому же сигналу происходят сложение на сумматоре 4 сфор, К мированных в последнем Ц = в -)2 цикле элементарных произведений Х;УМл и запись сформированного частичного произведения Х 7 лна ремл 1 гистр 1 . Далее по сигналу на выходе 16 блока синхронизации происходит сложение на сумматоре 5 содержимого регистров 11 и 15 и сформированная младшая часть произведения Е ,запиМИф сывается на регистр 15, По сигналам на выходах 20 и 21 блока синхронизации происходит сложение на сумма 3торе 5п-разрядного кода 2 и и2 сг старших разрядов 2,л, полученные3значения -- п разрядов Е записыва 2и ются а регистр 14 а -- младших2 разрядов 2 находятся в младших разразрядов Е находятся в младших разрядах регистра 15.Формула изобретения Устройство для умножения, содержащее регистр множимого, регистры старшей и младшей частей множителя, К умножителей (где К рЪ и, и - раз,рядность операндов, р - количество одновременно обрабатываемых разрядов операндов), регистры старшей и младшей частей результата, первый и второй сумматоры частичных произведений и блок синхронизации, причем вход ,первого сомножителя каждого умножителя соединен с выходом соответствующих р разрядов регистра множимого, выходы первого и второго сумматоров частичных произведений соединены соответственно с инбормацицнными входами регистров старшей имладшей частей результата, выходы которых соединены соответственно с входами первых слагаемых первого и второго сумматоров частичных произведений, первый, второй и третийвыходы блока синхронизации сгединены соответственно с входами сдвигарегистров младшей и старшей частеймножителя и входом разрешения умножения К умножителей, четвертый выходблока синхронизации соединен с входом сдвига регистра старшей частирезультата, входом разрешения суммирования второго сумматора частичныхпроизведений и входом разрешениязаписи регистра младшей части результата, вход сдвига которого соединенс входом разрешения суммированияпервого сумматора частичных произведений, входом разрешения записирегистра старшей части результатаи пятым выходом блока синхронизации, .вход пуска и тактовый вход которогосоединены соответственно с входомпуска и тактовым входом устройства.1615706 ъ 20 г иг.2 Составитепь Е.Мурзинактор О.Юрковецкая Текред М.Ходанич рек ирняк Заказ 3987 Тираж 567 ПодписноеВНИИПИ Государственного комитета и открьггиям при ГКНТ СССР113035, Москва, Ж б д. 4/5 по изобретениям -35, Раушская на изводственно-издатепьский комбинат "Патент", г. Ужгоро агари на, 101