Устройство для вычисления обратной величины

(5 ЕЛСТВУ титу оды ике,ные мей техн6.10.СССР981.(54) УСТРОЙСТ РАТНОЙ ВЕЛИ (57) Изобретени вычислительнои для вычисления О ДЛЯ ВЫЧИСЛЕН ИНЫе относится к автома технике и предназ обратной величины ЯО тике и начено из чи ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ПИСАНИЕ ИЗОБРЕ К АВТОРСКОМУ СВ(56) Оранский А.М, Аппаратцифровой вычислительноМинск: БГУ, 1977, с, 180, рис,Авторское свидетельствоМ 1035603, кл. 0 06 Е 7/52, 1 сел, представленных в двоичнои системе счисления в форме с фиксированной запятой для случая малых приращений аргументов, Целью изобретения является повышение быстродействия при обработке операндов, значение каждого текущего из которых отлично от предыдущего на незначительную величину, за счет сокращения числа итераций. Устройство может быть использовано как самостоятельно, так и в составе специализированных ЭВМ. Оно содержит сумматоры-вычитатели 1-3, регистры 4 - 8, сдвигатели 9, 10, мультиплексоры 11, 12, блок 13 приоритета, генератор 14 импульсов, триггер 15 запуска, триггер 16, элемент И 17, элементы ИЛИ 18, 19, схемы 20, 21 сравнения. 1 ил,Изобретение относится к автоматике ивычислительной технике и предназначенодля вычисления обратной величины чисел,представленных в двоичной системе счисления с фиксированной точкой для случая 5малых приращений аргументов,Цель изобретения - повышение быстродействия устройства для вычисления обратной величины,На чертеже представлена блок-схема 10устройства,Устройство содержит сумматоры-вычитатели 1 - 3, первый 4, третий 5, четвертый6, второй 7 и пятый 8 регистры, сдвигатели9, 10, мультиплексоры 11, 12, блок 13 приоритета, генератор 14 импульсов, триггер 15запуска, О-триггер 16, элемент И 17, второй18 и первый 19 элементы ИЛИ, схемы 20 и21 сравнения.Устройство функционирует аналогично 20известному устройству для вычисления ряда значений обратной величины из операндов, отличающихся на величину 2 ф, где,и= 1, 2 п - 1, где п - разрядность входнойинформации, но начальный номер итерацииопределяется по выражению=,и - 3, при 0,5 Х0,5945785;=,и, при 0,5945785 Х 0,8284279;30=,и - 1, при 0,8284279 Х1,Предположим, что в некоторый)-1-й момент времени в регистре 4 записано числоХ - 1, значение обратной величины которого, вычисленное устройством к)-му моментувремени, хранится в регистре 6. На информационный вход устройства поступает новое значение аргумента, из которого всумматоре 1 образуется разностьЛХ = Х - Х.1,Эта разность(ЬХ)=2 , гдеи=1,2,3 и)из сумматора 1 передается (со знаком) для .анализа в блок 13 приоритета, где определяется наиболее старший номер разряда 45,и в коде разности ЬХ), в котором записанаединица. Знак разности определяет работусумматора-вычитателя в подготовительномтакте, в котором определяется начальноезначение частичного остатка 50г),1 = гь 1,пЛ Х)У)-1,п Для этого предыдущее значение обратной величины У)-1,п, хранящееся в регистре 6, передается со сдвигом на,и разрядоввправо (это соответствует умножению на2), осуществляемым сдвигателем 10,управляемого блоком 13 приоритета, черезмультиплексор 11 на вход сумматора-вычитателя 2. Кроме того, значение аргумента Х записывается в регистр 4 и передается через сдвигатель 9 со сдвигом наразрядоввправо в регистр 7, а в регистр 8 записывается единица вразряд, что соответствуетформированию начальных констант Х)2и2, где- начальный номер итерации, опреяделяемый в соответствии с выражениэм (1).Значениеопределяется схемами 21 и 20сравнения кодов, на вторые входы которыхподаны константы 0,5945785 и 0,8284279,причем первая схема 20 сравнения кода настроена на определение ситуации "Меньше", а вторая схема 21 сравнения коданастроена на определение ситуации "Больше". Выходы схем 20 и 21 управляют мультиплексором 12, который в соответствии сзначениями схем 20 и 21 сравнения пропускает на выход,и - Зи - 2 ина выходыблока 13 приоритета. С приходом управляющего сигнала "Пуск" триггер 15 устанавливается в единичное состояние и разрешаетпрохождение с генератора 14 импульсов через элемент 17 на сдвиговые входы регистров 7 и 8. Таким образом; происходитформирование приращений сумматоромвычитателем 3 к ранее вычисленному (хранящемуся в регистре 6) результату,Итерационный процесс протекает до выполнения иитерации, что обеспечиваетвычисление обратной величины с погрешностью ЛУ 2Таким образом, алгоритм работы предлагаемого устройства имеет вид с учетомусловия (1)Х),н 1= Х),+ 9 Х 2" ), Х),п-фх),,ф) - Х)-1, У= У)-1 л, Х), = Х)-1,п(3)Х = Х), У = 1,=,и - з,и, ,п,где- номер итерации текущего вычислительного процесса;) - номер обращения к устройству.Устройство позволяет повысить быстродействие вычисления обратной величиныпри 2 и приращениях аргумента, сохраняя при этом возможность работы в обычных условиях (1).П р и м е р, Предположим, чтоХ 1 = 0,100000, У 1 = 1,111111,г 1,5 = 0,000000100000. Необходимо вычислить У 2 для Х 2 = 0,100001. Определяют Ь Х 1= Х 2 Х 1 = 0,000001, г 2, = г 1,5 - Л Х 2 У 1,5 ==1,111110100001 ГДК); так как,и = 6, итерационный процесс должен начинаться с ите 1612294+10,000001 0,000000000100 1,111111010100 1,011110 1,111111011000 Потребовалось всего две итерации вместо трех по известному устройству. Имеется Х 5 = 0,111000, У 6 = 1,001001, 255 0,000000001. Необходимо вычислить У 6 для Х 6 = 0,111001. Определяют ЛХ 6 = Х 6 - Х 5 = 0,000001, 26, = 26,6 - ЛХ 6 У 6,6 о,оооооооогооо-о,ооооогоогоог,=р= =6 - 1=51 26 9 У 6 5 1,111110111111 - 1 1,001001 0,000000111001 1,111111 1,001000 1,111111111 ООО рации=р - 3 = 3 по выражению(3) (операнд принадлежит первому интервалу). Процесс вычисления аналогичен известному устройству22,1,111 г 1010000130,000010000100 Для вычисления У 6 потребовалась одна итерация вместо трех по известному устройству. Формула изобретения Устройство для вычисления обратнойвеличины, содержащее три сумматора-вычитателя, пять регистров, два сдвигателя, ",0 первый мультиплексор, блок приоритета,триггер запуска, О-триггер, генератор импульсов, элемент И, два элемента ИЛИ, причем информационный вход устройства соединен с первым информационным вхо дом первого сумматора-вычитателя и информационнымии входами первых сдвигателя и регистра, выход которого соединен с вторым информационным входом первого сумматоравычитателя, информационный выход которого 20 соединен с входом блока приоритета, сигнальный выход которого соединен с первым входом первого элемента ИЛИ, выход которого, соединен с нулевым входом триггера запуска, выход которого соединен с первым входом 25 элемента И и управляющим входом первогомультиплексора, первый информационный вход которого соединен с выходом второго регистра, информационный вход которого соединен с выходом первого сдвигателя, выход 30 знака первого сумматора-вычитателя соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с прямым выходом О-триггера, вход которого соединен с выходом второго сумматора-вычитателя 35 и входом третьего регистра, выход которогосоединен с первым информационным входом второго сумматора-вычитателя, второй информационный вход которого соединен с выходом первого мультиплексора, второй 40 информационный вход которого соединен свыходом второго сдвигателя, информационный вход которого соединен с выходом четвертого регистра, информационный вход которого соединен с выходом третьего сум матора-вычитателя, первый и второй информационные входы которого соединены с выходами четвертого и пятого регистров соответственно, управляющий вход третьего сумматора-вычитателя соединен с инверс ным выходом О-триггера, выход первогоэлемента ИЛИ соединен с управляющим входом второго сумматора-вычитателя, вход пуска устройства соединен с единичным входом триггера запуска, выход генератора им пульсов соединен с вторым входом элемента И,выход которого соединен с входами управления сдвигом второго и пятого регистров, выход младшего разряда пятого регистра соединен с вторым входом второго элемента ИЛИ. первый1612294 Составитель Н,МаркеловаТехред М,Моргентал Корректор Т.Палий редактор Н, Рогулич Заказ 3831 Тираж 562 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 информационный выход блока приоритета соединен с управляющим входом второго сдвигателя, о т л и ч а ю щ е е с я тем, что, с Целью повышения быстродействия, в устройство введены две схемы сравнения и второй мультиплексор, выход которого соединен с управляющим входом первого сдвигвтеля и информационным входом пятого регистра, первые входы первой и второй схем сравнения соединены с входами первой и второй константы устройства соответственно, информационный вход устройства соединен с вторыми входами первой и второй схем сравнения, выходы которых соеди нены с первым и вторым управляющимивходами второго мультиплексора, первый, второй и третий информационные входы которого соединены с вторым, третьим и четвертым информационными выходами блока 10 приоритета соответственно.