Устройство для умножения

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) (111 04 51)4 С 06 Р 7/ ОПИСАНИЕ ИЗОБРЕТ еобходидовыхполучания - посигналов вых которых вышение точности южен го вве чет того, что втор 2 и блок 3рывания, причемодного ложного гается заден дешифртетного присключению риориблагодаря мпульсаого счетход нос ри нулевом состояни ика 1 снижается пог множении на малые в пр Кром устройличин шается а ва выполнена проще, она на одной микрос ак к ме блоке прио 1 табл ритетного прерыван ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(56)Авторское свидетельство СССР У 855657, кл.С 06 Р 7/52, 1978.Авторское свидетельство СССР В 1160401, кл,С 06 Р 7/52, 1983. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ (57) Изобретение относится к облас вычислительной техники, может быть использовано при построении многоканальных систем умножения с одним общим входным частотным сигналом и позволяет повысить точность и упро щает многоканальные устройства умножения, когда имеется один общи астотный сигнал, которыйо умножить на несколько ется частота. ель изобре исключения выходного сигнала, Положительный эффект изобретения доститого, вся логическая часть129030 Изобретение относится к вычисли" тельной технике и может быть использовано при построении многоканальных систем умножения с одним общим входным частотным сигналом. 5Цель изобретения - повышение точности умножения за счет исключения выходного сигнала при нулевом состоянии двоичного счетчика.На чертеже представлена функцио- О нальная схема устройстваУстройство для умножения содержит двоичный счетчик 1, дешифратор 2, блок 3 приоритетного прерывания, элемент И-НЕ 4, входы 5 множителей, Ю мультиплексоров б, Б делителей 7 частоты, выходы которых являются выходами устройства. Входы И депителей 7 частоты соединены соответственно с выходами И мультиплексоров 6, информационные входы которых соединены с входами 5 множителей устройства, входы с нулевого по седьмой запроса прерывания блока 3 приоритетного прерывания соединены соответственно с третьего по десятый разрядными выходами двоичного счетчика 1, счетный вход которого соединен с входом множимого устройства и с первым входом дешифратора 2, первый и второй разрядные выходы двоичного счетчика 1 соединены соответственно с вторым и третьим входами дешифратора 2, первый и второй выходы которого соединены соответственно с вхо дом синхронизации и входом разрешения записи блока 3 приоритетного прерывания, третий выход дешифратора 2 соединен с первым входом элемента И-НЕ 4, второй вход которого соединен с выходом разрешения прерывания блока 3 приоритетного прерывания, а выход элемента И-НЕ 4 соединен со стробирующими входами Б мультиплексоров 6, адресные входы кото рых соединены соответственно с выходами кода прерывания блока 3 приоритетного прерывания1 Устройство работает следующим 50 образом,Тактовые импульсы представляют собой частоту множимого, поступают на вход С 1 десятиразрядного двоичного счетчика 1. Выходы первых двух разрядов счетчика 1 соединены с входами дешифратора 2, на один из его входов также поступает тактовый импульс, В результате на вводе деши 4 2фратора 2 формируются три импульса в следующей последовательности: импульс синхронизации, который проходит на вход синхронизации С блока 3 приоритетного прерывания; импульс разрешения записи Р.З., который также поступает на вход Р.З. блока 3 приоритетного прерывания; импульс стробирования, который поступает на второй вход элемента И-НЕ 4. Так как в начальный момент на всех выходах с второго по десятый разряд имеется нулевой сигнал, то в это время на выходе РП 1 разрешения группы прерывания блока 3 приоритетного прерь:;вания имеется сигнал запрета, который поступает на первый вход элемента И-НЕ 4, что исключает прохождение стробирующего импульса на вход стробирования мультиплексора 6.Как только будет записан импульс в третьем разряде Я 3 счетчика 1, на вход ЗП 7 блока 3 приоритетного прерыванияпоступает сигнал прерывания. По этому сигналу на выходе блока 3 КПО-КП 2 Кодпрерывания будет сформирован код вектора прерывания, соответствующий высшему приоритету ЗП 7.Это соответствует двоичному коду 001. После поступления на вход адреса Х 10-Х 12 мультиплексора б этого кода и одновременного поступления на его стробирующий вход Х 1 импульса разрешения прохождения сигнала, а также если на его информационном входе Х 2-Х 9, соответствующем старшему разряду входа множителя 5, имеется сигнал, на выходе мультиплексора б появляется сигнал.После того, как на вход устройства проходит следующая .серия четырех импульсов, на выходе Яэ десятиразрядного двоичйого счетчика 1 формируется сигнал "О", а на выходе и и1 . Этот код поступает на входы ЗП 7 и ЗП 6 запроса прерываний блока3 приоритета прерывания. При этомна его выходе кода прерывания появляется код 010. Таким образом, каждое нечетное число на,выходе Язсчетчика 1 дает разрешение напрохождение импульсов с мультиплексора 6, За полный цикл счета счетчика 1 (256 импульсов) сформируется128 импульсов на выходе селекторамультиплексора при нечетных числах,Каждоечетное число на выходахсчетчика 0- Я, дает соответственно 64 импульса.3 2В таблице показан алгоритм работы устройства, где Х - сигналы, которые не влияют на выходные сигналы блока 3 приоритетного прерывания; Х 1 - стробирующий импульс, который проходит на стробирующий вход Х 1 мультиплексора 6,Как видно из таблицы, каждому коду, сформированному за один цикл 256 импульсов, прошедших через разряды ХЗ-Х 10 счетчика 1, соответствует определенное количество импульсов на выходе мультиплексора 6. В зависимости от кода на входе 5 множителя можно сформировать любое число импульсов от 0 до 255.Если обозначить входную частоту устройства Г, входной код числом К, коэффициент деления 0 выходного делителя 7 частоты, число разрядов в двоичном счетчике 1 восемь, то выходная частота на выходе одного из каналов устройства (на выходе делителя 7 частоты) будет Так как все величины в знаменателе формулы - постоянные, а значения числителя (Р - частота, К - код числа на выходе канала) - переменные, то устройство выполняет функции умножения в каждом канале. Формула изобретения Устройство для умножения, содержащее двоичный счетчик, элемент И - НЕ,90304 4дешифратор Н мультиплексоров и М делителей частоты, выходы которых являются выходами устройства, входы Ю делителей частоты соединены соответственно с выходами Н мультиплексоров, информационные входы которых являются входами множителей устройства, счетный вход двоичного счетчика является входом множимого устройства, 10 о т л и ч а ю щ е е с я тем, что,с целью повышения точности умножения за счет исключения выходного сигнала при нулевом состоянии двоичного счетчика, в него введен блок прио ритетного прерывания, входы с нулевого по седьмой запроса прерывания которого соединены соответственно стретьего по десятый разрядными выходами двоичного счетчика, счетный 20 вход которого соединен с первымвходом дешифратора, первый и второй разрядные выходы двоичного счетчика соединены соответственно с вторым и третьим входами дешифратора, первый и второй выходы которого соединены соответственно с входом синхрониза- ции и входом разрешения записи блокаприоритетного прерывания, третий выход дешифратора соединен с первым З 0 входом элемента И - НЕ, второй входкоторого соединен с выходом разрешения прерывания блока приоритетного прерывания, а выход элемента И - НЕ соединен со стробирующим входами Я 35 мультиплексоров, адресные входы которых соединены соответственно с выходами кода прерывания блока приоритетного прерывания.