Устройство для деления десятичных чисел

СОЮЗ СОВЕТСКИХСОЦИАЛ ИСТИЧЕСНРЕСПУБЛИН 6 Г 7/5 ОПИСАНИЕ ИЗОБРЕТЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССР У 656087, кл. 6 Об Р 7/52, 1979.Авторское свидетельство СССР У 746507, кл, С 06 Р 7/38, 1978, (54) УСТРОЙСТВО ДЛЯ Д.ЛЕНИЯ ДЕСЯТИЧНЫХ ЧИСЕЛ(57) Изобретение относится к области вычислительной техники и может быть использовано в арифметических устройствах универсальных и специализированных вычислителей, обрабатывающих двоично-десятичную информацию, Цель изобретения - повышение быстродействия устройства. Для достижения цели в устройство введены блок памятикоммутатор разрядов делимого, десятичный сумматор, Время вычисления частного уменьшается за счет того, что, имея в наличии результа,80129030 ты готовых промежуточных сумм процесс вычисления частного представляет собой операцию сложения друг сдругом тех результатов промежуточныхсумм, числители которых составляют делимое, причем количествосложений равно числу десятичныхразрядов делимого независимо от требуемой точности вычисления частногот.е. при ш-разрядном делимом числоопераций сложения будет равно ш независимо от разрядности частного.Число тетрад регистра частного уменшено на 1 по сравнению с числомвходных тетрад сумматора. Десятичнысумматор состоит из набора тетрад .по числу десятичных разрядов промежуточных сумм, вызываемых из блокапамяти, причем старшая тетрада вторых информационных входов сумматораподключена к шине логического нуляустройства, что обеспечивает порядок сложения промежуточных сумм,хранимых в нем в виде соответствующей матрицы. 1 ил.9 ОЗОЗ Ю 15 20 2 9 1ОС1 1Оф С 1 2 9С 1 12Изобретение относится к вычислительной технике,и может быть использовано в арифметических устройствах универсальных и специализированных вычислителей, обрабатывающих двоично-десятичную информацию.Цель изобретения - повышение быстродействия.На чертеже приведена Функциональная схема устройства для деления десятичных чисел,Схема устройства содержит регистрделимого, регистр 2 делителя, регистр 3 частного, десятичный сумматор 4, блок 5 памяти, коммутатор б, распределитель 7 импульсов, генератор 8 тактовых импульсов, вход 9 логического нуля устройства, Число тетрад регистра 3 уменьшено на 1 по сравнению с числом входных тетрадсумматора 4, Десятичный сумматор 4состоит из набора тетрад по числудесятичных разрядов промежуточныхсумм, вызываемых из блока 5 памяти,причем старшая тетрада 2 информационных входов сумматора 4 подключена к входу 9 устройства, В блоке5 памяти хранится информация о промежуточнь 1 х суммах в виде матрицыследующего вида: где С - С - значение делителя 40ив системе 8, 4, 2, 1.Обращение к адресу соответствующейстроки матрицы обеспечивает информация с выхода регистра 2 делителя,а вызов соответствующих промежуточных 45сумм из выбранной строки обеспечивает информация с выхода коммутатора б, причем разряднос;ь результатов промежуточных сумм определяется разрядностью частного и должна 50превышать ее,Распределитель 7 импульсов содерхсит и-разрядный счетчик с входомблокировки счета и схему опознавания начала и окончания вычислений, 55где и - число десятичных разрядовделимого,Устройство работает следующимобразом,2В исходном состоянии в регистрыи 2 занесены значения операндов, а регистр 3 обнулен. В начале цикла вычислений производится запуск генератора 8 и распределитель 7 вырабатывает сигналы, управляющие выдачей делимого младшими разрядами вперед, и сигнал разрешения считыванием промежуточных сумм из блока 5 памяти. В результате происходит считывание -й промежуточной суммы, поступающей на 1-е информационные входы сумматора 4, Сумматор 4, приняв на 1-е входы 1-ю промежуточнук 1 сумму, а на 2-е информационные входы содержимое регистра 3,. обеспечивает их десятичное сложение, а полученный результат по сигналу с выхода распределителя 7 передается в регистр 3, при этом коммутатор б выдает следующий разряд делимого,значение .которого является адресом для считывания 2-йпромежуточнойсуммы, которая суммируется с содержимым регистра 3. Результат вновьпередается н регистр частного нахранение до следующего такта вычислений, Все последующие такты вычислений повторяются н том же порядке. По окончании цикла вычислений частного распределитель 7 вырабатывает сигналы, обеспечивающие запрет доступа к блоку 5 памяти и хранение результата частного. Формул а из обр ет ения Устройство для деления десятичных чисел, содержащее регистры делимого, делителя и частного, генератор тактовых импульсов, распределитель импульсов, коммутатор, причем выход генератора тактовых импульсов сое= динен с входом запуска распределителя импульсов, перный выход -го разряда (где т = 1, 2, , и, и - число десятичных разрядов делимого) которого соединен с .-м входом управления коммутатора, о т л и ч а ю - щ е е с я тем, что, с целью повышения быстродействия, н него введены блок памяти и десятичный сумматор, причем выход .-й тетрады ре - гистра делимого соединен с -м информационным входом коммутатора, ныхоц ксторого соединен с первым адресным входом блока памяти, нто1290303 оставитель Н.Маркелоехред Л.Олейник дактор М.Дылын Т Корректор М,Демчик Тираж 673 осударственног ам изобретений Москва, Ж,каз 7902/4 ВНИИПИПодписноСССР комит и открытииаушская наб. 113035 Ужгород, ул Производственно ское предприят ктная гр рой адресный вход которого соединен с выходом регистра делителя, второй выход распределителя импульсов соединен с входом разрешения считывания блока памяти, выход которого соединен с первым информационным входом десятичного сумматора, старшая тетрада разрядов второго информационного входа которого соединена с входом логического нуля устройства, третий выход распределителяимпульсов соединен с входом раэрешения записи регистра частного, выходкоторого соединен с вторым информационным входом (щ)-й младшихтетрад десятичного сумматора, гдещ-разрядность десятичного сумматора,выход (щ)-й старших тетрад которого соединен с информационным вхо-.дом регистра частного.