Устройство для сложения и вычитания чисел в фазо-импульсной форме

(и) 595732 Сотоз Советских Сациалистических Ресвублнк(43) Опубликовано 28,02,78 Государственный квенте Совета Министров СССРБют тетеньло делам изобретений крытни(45) Дата опубликования описания 27.03.7 2) Автор изобретент. Великолу 71) Заявитель 4) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ И ВЫЧИТАНИЯ Ч В ФАЗОИМПУЛЬСНОЙ ФОРМЕ Устройство относится к области автоматики и вычислительной техники и мост быть использовано при реализации технических средств цифровой автоматики и цифровых электроизм рпсльных приборов.Известны устройства, выполняющие операции сложения и вычитания.Известное устройство для определения разности двух чисел, содержащее счетчик уменьшаемого, счетчик вычитаемого, счетчик абсолютной разности, триггер знака, схему сравнения, генератор импульсов и элементы И, выполняет операцию вычитания двух Лтразрядных чисел путем добавления единичных импульсов в счетчик, содержащий меньшее из двух чисел, до момента их равенства. Однако это устройство не выполняет операции сложения, кроме того, имеет ограниченное быстродействие, повышение которого возможно лишь применением более высокочастотных счетчиков, Применение двух счетчиков, используемых для вычисления, также является недостатком этого устройства 11,Известное устройство для сложения выполняет операцию сложения цифр, представленных десятичным фазо-импульсным кодом, и содержит преобразователь фазы цифры в число импульсов, матрицу сложения, пороговую и логическую схемы, два регистра и счетчик, Однако это устройство не осуществляет операции вычитания и не может быть использовано для сложения Лт-разрядных чисел 2.Из известных устройств наиболее близкимпо технической сущности к изобретеншо яв ляется устройство для сложения и вычитаниячисел в фазо-импульсной форме, содержащее два элемента ЗИ - ИЛИ, блок сравнения разрядов, накапливающш счетчик, блок переключения разрядов, блок преобразования фа зы цифры в число импульсов, триггер запуска, элемены И и ИЛИ, причем выходы элементов ЗИ - ИЛ 1 Л соединены соответственно с первым и вторым информационными входами блока сравнения разрядов, выход первого 15 элемента ЗИ - ИЛИ подключен также к первым входам первого и второго элементов И, к вторым входам которых подключены соответственно шина разрешения сложения и шина разрешения вычитания, Выход первого 20 элемента И соединен с первым входом первого элемента ИЛИ, выход которого соединен с запускающим входом блока преобразования фазы цифры в число импульсов, выход второго элемента И соединен с первым входом вто рого элемента ИЛИ, выход которого соединенсо стоповым входом блока преобразования фазы цифры в число импульсов, тактовый вход которого подключен к первому тактовому входу устройства, управляющие входы - 30 к выходам блока переключения разрядов, апнфорхациОнпыс выходы -- к соотвстстиу 10- щх Входам пак 211 лпи 210 щсГО с 1 с 1 чик 2, ),ругпс выходы блока персключслшя разрядов сосдниспы с входами элемснтов ЗИ - ИЛИ, другис входы которых подкгпочспы соотзстстнспио к входам разрядов вычптасмоо и к )ходам разрядов умсньшаемого. Тактоиы 11 вход блока переключсшя разрядов подклОчск выходу третьего элемспа И, псриьш вход которого подклочсн и второму тактовому входу устройства, установочные входы блока исрскл 101 спп 51 разрядои ПОдклОчсны к шипм разрсшсния сложсния и иы шгания. Г 1)ппа р азрсшспия иычи 12 НН 51 НОдк;110 чсиа 1 ак)кс к упраиля;ощсму входу блока сраи 1 сшя разрядои, вход зшуска устройства подключсп к сдипи шому входу тр 5 ГСра запуска, иулсиой вход которого подключсн к выходу блока псрсключсппя разрядов, а выход- к второму входу трстьсго элемента И 3.Однако это устройство пропзиоди ош.рац 1 ш сложснпя и вычитания лишь с одним дссятичиым разрядом, а для опсраций с Л 1-разрядными числами требуется его Л-кратнос повторснис, что сущестиспно усло)кпят и удорожает устройство,Цсль изобрстения - упрощспис устро 1 Стиа дя слОжснп 5 и Выианпя 1-разр 51 дпых дс - сятпчных чпссл, прсдстаилс 1 шых и фазо-имиульсой форме.Это достшаетс 5 тсм, что и предлагасмос устройство ввсдсны блок упраилсш 1 я фазой умсньшасмОГО и 1 итвсрты 1 элсмгп 1 Г И, пс 1)- вый в. од которого подклю 1 сп к выходу блока сравнсния разрядов, второй - к трстьсму тактовому входу устройства, трстий - к трстьсю входу трстьсго элемспта И и к ипиерсному контрольному выходу блока прсобразоиаппя фазы цифры в число импульсов, а выход - к псрвому входу блока управления фазой умеиьшасмого, второй вход которого сосдиисп с входом сброса блока сраипсипя разрядои, вторым входом второго элемеита И,)1 И и выходом третьего элемспта И, третий ихэд блока управлсния фазой умсньшасмо 1:о сосдиисн с:Ч)5 мым контролы 1 ы 1 Выходом Олока прсобразования фазы цифры в число импульсов, че Гвертый вход - с вторым тактовым входом устройства, пятый вход - с ьыходом второго элвъСита ЗИ - ИЛИ, а выходы подключсны к второму и трстьсму входам псрвого элсмспта ИЛИ,Кроме того, блок управлсппя фазой уменьшаемого содсржпт два триггсра, трп элсмспта И и элсмепт задержки, причем первый вход блэка подключен к едпии шому входу первого триггсра, сдиппчилый и нулевой выходи которого сосдинсны с псрвымп входами соответственно первого и второго элемснтои И, вторыс входы которых сосдпнсны с пятым входом б;ока, а третьи входы - с пулсвым выходом второго триггсра, нулсвой вход которого подключсн к второму входу блока, а едишшньш - к выходу трстьего элсмеита И, входы которОГО подкл 10 чснь к трстьим и чстВсрто 1 О 1,) )О зо 35 4 О 45 50 55 Г)0 65 ы в)п);1 ам блока. Выход псрвого элсмснта И чсрсз элемеит задержки подключен к нулевому входу псрвого тригсра. Выходы второго эгсмспа И и элсмснта задсржки являются выходами блока.11 а фиг. 1 показана функциональная схема прсдлагасмого устройства; на фиг. 2 - времсииая диаграмма работы устройства при выи 1 анип; па Г 1)НГ. 3 - то жс, при сложснии и,ссл,Для опрсделешости па фиг. 1 изображена С.,сма устройства, предназначенного для сложсния и вычитания трехразрядных десятичпых чисел, прсдставлсшых обратным фазоимпульсным кодом (т, е. импульсы с фазами чпссл слс;уот во времени в порядке 9, 8, 71, О, 9,).Устройство содсржит элсмснты ЗИ - ИЛИ 1 и 2, блок 3 сравнения разрядов, элементы 1 4 и 5, элсмснты ИЛИ 6 и 7, блок 8 преобразоьаппя фазы цифры в число импульсов, пакаплпваОщий счстчик 9, блок 10 переклО- чсипя разрядов, трипср 11 запуска, элементы И 12 и 13, блок 14 управления фазой уменьшасмого, а такжс вход 15 запуска устройства, шину 16 разрсшспия вычитания, шину 17 разрсшсния сложения, входы 18 - 18 з разрядов умсньшасмого, входы 19 - 19 з разрядов вычитасмого и тактовыс входы 20, 21 и 22, Блок 10 порик;почсния разрядов по выходу 23 управляет вычислением в первом разряде, опраш:Вая по выходам 23, и 232 последоватсльпо входы 18, и 19, первого разряда уменьшасзОго и вы штаемого, затем по выходу 24 управ)Яст выпс:Сниех во втором разряде, опрашивая по выходам 24 и 242 входы 182 и 19, второго разряда у.СГьшаемого и вычитасмо 1 о и по выходу 25 подается команда на вы шслсннс в третьсм разрядс, опрашивая по выходам 25, и 252 входы 18 з и 19 з третьего разряда уменьшасмого и вычТаемого.Блок 3 сраьпсния разрядов содержит элемспты И 26 и 27 и триггсры 28 и 29. Блок упраилсшгя фазой умсньшаемого содержит трпггсры 30 и 31, элсметы И 32, 33 и 34 и элсмент задсржки 35. Блок преобразования фазы цифры в число импульсов состоит из триггсра 36 и элсмснтои И 37, 38 и 39.Устройство работает следующим образом, При илитаяи по входам 18 182 18 з поступгпот разряды умегншаемого, а по входам 191, 195 ь 19 з - вычитаемого, причсм фазо-импульсныс числа прсдставлсны обратным фазо-импульс:ым кодом, Сигнал, поступающий по шпис 16 разрешсния вычитания, устанавливает устройство в режим Вычитание, разрсшая работу блока 3 сравь гния разрядов подготовкой по одному из входов элементов 11 26 и 27, открывает элемспт И 5, а также по этому сигналу в олоке 10 переключения разрядов объсдипяются выходы 231, 23 з, 24 и 24 и 25, и 25.Вычислсиие разности начинается по запускаОщс.1 у импу;1 ьсу, поступа 10 щсму по Входу 15 запуска устройства и и реключаОщемутриггер 11 запуска в единичное состояние. Потенциал с прямого выхода триггера запуска открывает элемент И 12, после чего разрешается прохождение через него импульсов опорной последовательности Рс, Пост площцх по тактовому входу 20 (фиг. 2, а). Импульс Ро в момент Е 1 подтверждает исхо,чныс (нулевые) состояния триггеров 28, 29 ц 31 ц персключает блок 10 переключеьня разрядов В положение, при котором на выходах 23 и 23, - 23 появляется единичный потенциал (фиг, 2,в). При этом подготавливается по одному вход элемент И 37, а через элеме:1 ты ЗИ - ТЛЛИ 1 и 2 разрешает прохождение импульсов с фазами первых (младших) разрядов умсньшасмого и вычитаемого.Пусть требуется вычислить разность 824 - 416. Здесь в первом разряде умсньшаемое 4 меньше вычитаемого 6, поэтому импульс с выхода элемента ЗИ - ИЛИ 1 опережает и- пульс с выхода элемента ЗИ- ИЛИ 2 (фиг. 2, е). Благодаря этому в момсцт 1. переключается триггер 28, закрь 1 вля нулевым потенциалом с инвсрсного выхода элсмснт 1 Т 27. Этот же импульс, пройдя элсмсцты И 5 и ИЛИ 7, подтверждает нулевое состояние триггера 36.В момент 1 з постпает импульс с фазой 4 (уменьшаемос, фиг. 2, д), который, ппойдя открытый элемент И 33 и элемент ИЛИ 6. переключает в единичное состояние триггер 36 (фиг, 2, л), Прп этом открывается элемент И 37 и закрыва 1 отся элементы И 12 и 13. Чсрез элемент И 37 на вход первого разряда накапливающего счетчика 9 начина 1 от поступать импульсы тактовой послсдоватсл.ности Римпульсы которой не совпадают с цмпул 1- сами опорной после,човательности Р,. Этого можно достичь, формируя опорную последовательность на импульсах, а последовательность Р, на паузах между импульсами общего тактового генератора. Количество импульсов, поступающих на вход первого разряча накапливающего счетчика 9, равно числу периодов последовательности Рукладывающих на отрезке времени между моментами появления импульсов с фазами уменьшаемого 4 и вычитаемого 6, т. е. разности 14 - 6=8.Поскольку умсньшаемое меньше Вь 1 чцтаемого в данном разряде, то вычисление происходит за два такта (под тактом .в фазо-импульсных системах понимается отрезок времени между двумя импульсами, несущими одну и ту же инсЬормацию), так как прц единичном состоянии триггера.36 элемент И 2 закрыт и очередной импульс последовательности Ро в момент 1 на вход блока 10 переключения разрядов не проходит. Вместе с тем во втором такте вычисления разности в первом разряде нужно запретить прохождение импульса с фазой уменьшаемого на вход триггера 36, для чего в момент 14 импульсом последовательности Р, через элемент И 34 переключается в единичное состояние триггер 31, закрывая элементы И 32 и 33 нулевым по 5 1 О 15 20 25 30 35 40 45 50 55 Г 065 т Г ц ц 1 1,10 и с ц и В Г р с ц О 1 О В ь 1 х Ол ( П 1 Г. 2, л; ц ми,льс с 111 дО 4 показан иц:,тиром).В момент 1 р импульс с фазой вы 1 цтасмоО 6 чсрсз элс.Гцт 1, 11 5 ц ИЛИ 7 стдпдвлцВдст трпггср 36 В цсходцос состояцпГ, благодаря чему прохождсцце и.пульсов цл вход и;рвого разряда пдкопптсл 1 ПОГО счстчша 9 прГкрлц 1 лстся. и В цсм О 1 сдзь 1 Вастся 31 ф 11 ксцровлццым рсзультлт ш 1 чпслсцця разности в песвом разпядс. Прп Вь 1111 слсцпп слсдОгцсГО пдзря 1 л разности разряд ".ф 1 сп 5 П 1 дсмоО ципО мсц ьц 1 П 51) и л 1 , т. Г. процзВГст 31 см ГДЦЦЦЦЫ В РДЗПЯДГ;1 СС 51 ТКОВ ПРЦ ВЫПСЛСНЦЦ разряда ГП 1 шпц. С этой целью импульсом послсдовательцостц Рп (фцг. 2, б) в момснт через элсмсцт 11 1, открытый Гдцццчцымц потсцц ллд.,1 п с прямого вьодл трцггсра 28 и 11 нвсрсного Выхода триггера 36. персключается В Гдпцп:пос состояцпс трцггср 30 (фпг. 2, ). ПОслсдовлтсл ПОГт Г пмсст тот жс пср Од. что и Г ПО с.1 сщсцд отцосптсльцо и ц "Г;шсй г, сторон Опсрсжсцпя пд О;1 пц псрпо 1, тактогой по(лГПОГлтсльОсти Ру.В момент 1 т ",1 пл 1 сом с гыхода элсмсцта ТТ 12, который к этому мох.ситу открыт, цбо трпггср 36 уже установлен в цсхочное состояцпс, псрекл 1 ОдОтся В псходпос состояние тпцггсп 1, 28 и 31. а Во Второс положение - Глот. 1 О пспск,1 ючсцця рдзрячОВ. Прп этом Гдп;1 пчцьтс пстсцппллы пс ездют ца Гго выхолх 23 и 23, 23 и появляются на выходах 24 и 24, 24, ,1 О 1 г 2, 11, что ОВ 11 дчлст начало В 1,1 ц 1 слГ 51 пя В тпстьГ 1 такте пазпядд дссят- кОВ разности по импульсам. дс 1 Гтву 1 Оцпм ца Входах 18 и 19Тлк как В пдзпядах дссят 1 ОВ 1 мсц 1 П 1 дсмос бо ьшс Вычцтлемого, то цепным постспдст цмпсл 1 С с фазой умец шлемого, котор 1 гй псрскл 1 О 1 лст в Гдцнцчцос состояцпс триггер 29 (фпг. 2, д, л 1, что пп 1 ГВОдцт к запрету псрГ- кч 1 очсц 11 я триггера 28 чспез элсмсцт И 26. ТрГггср 30 остается к этом момсцту в Гдцпцчцом состоянии (сццг. 2, 1, поэтому Открь 1 т элсмснт И 32 ц злкрь 1 т элсмецт И 33. Тем самьм цмп.л.с с фазой умсцьшлемого 2 проходцт ца вход триггера 36 через элсмсцт 35 злдспккц и элсмснт ИЛИ 7. В элсменте за,чержки этот импульс задерживается на один период Т, тактовой последовательности, что эквпвдлецтцо 1 мсньшснцю разряда дссят 1 сов уменьшаемого нл един 4 цс. В момент 11 импульсы на обоих входах триггера 36 совпада 1 от, поэтому Он Остается В цсхочцом состоя 11 п 1 ц нл Вход Второго пдз 11 ячд накопительного с 1 ГтГПкд цс поступает цц Одцого пмпул 1- сл, тдк кдк элслсцт И 38 закрыт, чтО эквивалентно числ Оъ в разряде десятков разности.В момент ,п.ап льсох 1 пос;1 сдовательности Р, через элсмент И 2 переключается в исходное состояццс триггер 29, д В третье положение - блок переключения разрядов 10 (фиг. 2, 11). К этому моменту триггер 30 также установлен в исходное состояние импульсом с выхода элемента задсржкц 35. Теперь . диничные потенциалы действуют ца выходах 25 и 25 ь 25., благодаря чему подготавливается по одному входу элемент И 39 и разрешастся прохождение разрядов сотсн уменьшасмого и вычцтаемого черсз элсмсцты ЗИ - ИЛИ 1 и 2 по входам 18 з и 19 т. е. с момента 11 о нацинастся вТ 1 чттслентТС разряда сотен разности.В момент 11 импульсом с фазой уменьшаемого 8 срез элемент И 33 ц ИЛИ б переключается в единичное состояние триггер 36, а в момент ТТз он устанавливается в цсходцос .состояние импульсом с фазой тзычтттдсзОго. За 1 трсмя цахждсцця тригера 36 в сдсцт 111- цом состояпцт ца вход третьего пазрялд накопительного счстчцка 9 через элсметтт И 39 поступает количество Ттмплльсов, равное разности 8 - 4=-4, В момент 1 з схема устройства устанавливается в цсхолцос состояние, ппп этом в Олоке 10 перссотТе 11 я рдзрялоп формируется импульс, поступаТощцй на вход установки и нуль триггера 11 затТускаВ рсзльтатс в накопительный сТстчцк 9 оказывается лобавлсцпоц разность 824 - 416=408.Вели цска задержки т, которую претерпевает импульс, цроходятццй через элемент задержкси 35, нс является жесткой ц может мсцяться в црслслах Т-,)т)0,5 Т;.При сложении ца шккс 17 разрешеня сложения должен действвать единц шый потенциал, а на шине 16 разрешения вычитан;я - нулевой. При этом в операции сложения цс участвует блок 3 сравнения, а блок 4 ц рап - ления фазой ухтсТтьшасмот о процускдст 111- пульсы с фазами одного цз слдгдсмттх, Ттс ттзменяя их временного положения, поскольку элемент И 13 тОстояе 1 цо закрыт ц",лсвым потенциалом с выхода триггера 28, Это лелает невозможным срабатывание триггера 30, а триггер Зб переключается в пулевое состояние всегда в моменты действ;1 я ТтмТтульсд последователености т.ц, котРый цолтиеРхслдст цс.солное состояние триггера 31, поэтом, па Вьтхолс элезСта И 34 цмттцльс появиться ттс может, т. е. триггер 31 также постоянно находится в ис;содцом (нулевом) состояии. кроме того, по сигналу по шине 17 разрешения сложсцця, блок 1 О переключения разрялов устанавливается ь режим, при котором длительности импульсов на выходах 23, 24 и 25 составляют два такта, а нд выходах 231, 23 з, 241, 24.; 251, 25 з - один такт.Эпюрьт, поясняющие работу устройства врежиме сложения, приведены на фиг, 3. Сигналы, представляющие собой фазы слагаемых, поступают по входам 181, 18, и 18, и 19 19 д и 19 з.После запуска устройства импульс последовательности Р, в момент 11 через элемент И 1 устанавливает блок переключения разрядовов в первое положение, при котором на выходе 23 появляется сигнал, т;оказдтп; и; а фиг, З,б, а на выходе 23, - сцгнал, фцг. 3. и.Пусть требуется вычислить сумму 289+34 о.В течение первого такта разрешается и",охОеТсдснис сцГналов первоГО ТхЛадшеГО) раз. ряда пергого слдГасмОГО чсрсз элсмее 1 т ЗИ - ИЛИ 2. В момент Ь (фиг. 3, д) импульс с фазой первого слагаемого 9 через элемент И 33 ц ИЛИ 6 переключает в единичное;остоянце триггер Зб (фиг. 3, е). После этого через элемент И 37 на вход псрвого разряда накапливаТощего счетчика 9 начинают поступать импульсы последовательности Р, (фиг. 3, я).В момент з триггер 36 устанавливается импульсом последовательности Ро через элемент ИЛИ 7 в пулевое состсЯ 1111 е, одновременно перс ключастся во второе полокение олок 10 переключения разрядов. За отрезок тз - з на первый вход кдкапливающсго счетчика 9 проходит девять импульсов. Сигнал с выхола 23 з (фиг. З,г) рдзпеТцттет теперь прохоткдение чсрсз элемент ЗИ - ИЛИ 1 импульса с фазой первого разряда второго слагаемого б, котопь 111 тперсключает в момент .(фиг, 3, е) черсз элементы И 4 и ИЛИ 6 триггер Зб вновь в слцццтцо" сстояние.Во второ. такте импульсы последовательности т,- таюсе ппохолят на вхол первого разряла накапливающего с тстчцка 9, суммируясь с ранее пост пцвшимц цмпульсамц первого 25слагаемого. ВС 1 ц с,ммарцое колич. ство импульсов, постсттдТотцстх на вхол олцого и того отсс разряла ттаТсапливающего счетчика. 9 оольше десяти, то в нсм возникает импульс переноса, пост,чатошттй цд вход счстчика более ставсто пдзттяла. В момент з триггеп 36 цозвц,ттается в ц,левое состояние, блок 10 ттеретс 11 чсцця пазпяловстацавливается в третье сос. Ояццс, ца вы "оле 24 появляется сигнал, потсдзанный на стиг. 3, ж. ца выходе 241 - сигнал. пстказаттттт.тй ца ТЬиг. 3. з и нациНа Етея ВТ,Тц ТТС. тс тТЧЕ СУММЫ ЧИСЕЛ ВО ВТОПЫ Х пазпялдх слагдечьтх. В лальтт"йтгцс;т паботд ПцстСКЯ т а аГИ ТНО ОПИСаННОЙ.Такцм обцазотт, с,м типовдтсттс лц; х,ттт-разРЯДНЬТХ ТТТСРЛ ППОЦСХОДИТ ВСЕГЛа -З сТТПЗОС времени, равный 2 Ч тактов. Вьтчцсле;ше же пазцос те лттц с Л-рдзряттттттх чисел осуществлястся максимум за 2 У - 1 такт, минимум 45 ЛТПредложенное устройство наиболее эффективно использовать в системах, в которых числа представлены в обратном фазо-импульсном коде. Ото ткет быть применено также при прямом фазо-импульсном кодс и при двоичном коле, если ввести дополнительно на информационных входах преобразователь кодов.55Формула изобретения1. Устройство для сложения и вычитаниячисел в фазоимпульсной форме, содержашее два элемента ЗИ - ИЛИ, олок сравнения раз пядов, накапливатоший счетчик, блок перекцю 1 ц я разрядов, б,.ок преобразования фазы цифры в число ттмпчльсов, триггер запуска, элементы И и ИЛИ, причем выходы элементов ЗИ - ИЛИ соединены соответственно с первым и вторым информационными входа 595732 10ми блока сравнения разрядов, выход первого элемента ЗИ - ИЛИ подключен также к первым входам первого и второго элементов И, к вторым входам которых подключскы соответственно шина разрешения сложения и шина разрешения вычитания, выход первого элемента И соединен с первым входом первого элемекта ИЛИ, выход которого соединен с запускающим входом блока преобразования фазы цифры в число импульсов, выход второго элемента И сосдппен с первым входом второго элемента ИЛИ, выход которого соединен со стоповым входом олока преобразования фазы цифры в число импульсов, тактовый вход которого подключен к первому тактовому входу устройства, управляющие входы - к выходам блока переключения разоядоз, а ипформац:юнкыс выходы - к соответств ющим входам накаплива:ощего счетчика, другие выходы блока переключения разрядов соединены с входами элементов ЗИ - ИЛИ, другие входь 1 которых подключены соответственно к входам разрячов вычитаемого и к входам разрядов 1 мсньпасмого, тактовый вход блока переключения разрядов подключен к выход. третьего элемента И, первый вход которого подключен к второму тактовою входу устройства, установочные входы блока переключения разрядов подклоч ны к шинам разрешения сло;кения и вычитания, шика разрешения вычитания подклочска также и правляюшсму входу блока сравнения разрядов, вход запуска устройства подключен к единичному входу триггера запуска, нулевой вход которого подключен к выходу блока переклочсния разрядов, а выход - к второму входу третьего элемента И, отличающееся тем, что, с целью упрощения устройства, в него введены блок управления фазой уменьшаемого и чствертгяй элемент И, первый вход которого подключен к выходу блока сравнения разрядов, второй - к третьему тактовому входу устройства, третий - к третьему входу третьего элсмента И и к инверсному контрольному выходу блока преобразования фазы цифры в число импульсов, а выход - к первому входублока управления фазой уменьшаемого, втоб пой вход которого соединен с входом сбросаблока сравнения разрядов, вторым входомвторого элемента ИЛИ и выходом третьегоэлемента И, третий вход блока управленияфазой уменьшасмого соединен с прямым контрольням выходом блока преобразования фазы цифры в число импульсов, четвертыйвход - с вторым тактовым входом устройства,пятый вход - с выходом второго элементаЗИ - ИЛИ, а выходы подключены к второму и15 третьему входам первого элемента ИЛИ.2. Устройство по и. 1, отличающеесяте:, что блок управления фазой уменьшаемого содержит два триггера, три элемента И иэлемент задержки, причем первый вход бло 20 ка подключен к единичному входу первоготриггера, единичный и нулевой выходы которого соединены с первыми входами соответственно первого и второго элементов И, вторь 1 с входы которых соединены с пятым вхоБ,том блока, а третьи входы - с нулевым выхолох; второго триггера, нулевой вход которогополк:почен к второму входу блока, а единичный - к выходу третьего элемента И, входыкоторого подклочены к третьему и четвертоЗО му входам блока, выход первого элемента Ичерез элемент задержки подключен к нулевому входу первого триггера, выходы второгоэлемента И и элемента задержки являютсявыходами блока.35Источники информации,принятые во внимание при экспертизе. Авторское свидетельство СССР341031,кл. С, 061. 7,02, 1970.40 2. Авторское свидетельство СССР 370606,кл. 6 06 Р 7,385, 19 О.3. Авторское свидетельство СССР365704,кл, б 06 Г 7, 50, 1970, 595732е г 1 Подписное Заказ 120/14 Изд. Лв 285 Тираж 841 НПО Государственного кои 1 тста Совета Министров СССР по дслагя изобретений и открытий 113035, Москва, М(.35, Раушская иаб, д. 4,5