Параллельный сумматор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОП ИКАНИЕИЗОБРЕТЕН ИЯ К АВТОРСНОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(21) 235857ки51) 22) Заявлено 03 О присоединением з23) Приоритетосударстаенный комитетСоаета Министров СССРоо делам нзеоретеннйн открытий 3) УЛК 681.325.5ликовано 25.05,77, Бюллетень 1 ни я оп исаи и я 22,07. 77 45) Дата опублико оденко и И, А. Лужецк, Стахов, А. 72) Авторы изобретения ий радиотехнический институт им, В, Д, Калмык Таган(71) Заяв 54) ПАРАЛЛЕЛЬНЫЙ СУММАТ ич орыдля параллеазрядных двои гистры слагаеинационный с звестн м ьн ого зобреяв Изобретение относится к вычислиой технике и предназначено для парого суммирования многоразрядных двых чйсел. суммирования многор чных чисел, содержащие ре мых и параллельный комб ум ма.- тор 113,123, 33.Наиболее близким к и тению по св ей технической сущности ляется параллельный сумматор, содержащий первый и второй регистры, параллельный полусумматор и блок определения окончания суммирования, причем выход суммы параллель- ного полусумматора соединен с первым входом первого регистра, выход переноса соединен с входом блока определения окончания суммирования, выходы первого и второго регистров соединены с входами параллельного полусумматора 41.Недостатком таких сумматоров является невозможность суммирования многоразрядных чисел, представленных в двоичной фибоначчиевой позиционной системе счислени Цель изобретения - расширение функциональных возможностей параллельного сумматора, которая заключается в Выполнении сложения чисел в "фибоначчиевой системе счисления, и контроль операции суммирования.Достигается ато тем, что сумматор дополнительно содержит блоки коммутации, нормализации и контроля, причем выход суммы параллельного пзлусуммач ора подключен к первому входу блока контроля, а к его второму входу подключеп выход переноса параллельного полусумматора, который подключен также к входу блока коммутации. Первый н второй управляющие входы блока коммутации подключены к первой и второй управляющим шинам, а выход соединен с входом второго регистра и с другим входом первого регистра, выход которого подклочен также к входу олока нормализации, управляющий вход которого подключен к первой управляющей шине, а вьход соединен с третьим входом первого регистра.Сложение двух одноименных разрядов в двоичной фибоначчиевой системе счисле559237 32 -7 1732 32Например, для 20-ти рвзрядного сумматоре тоИ - 0,999997Б "99,9997% Формуле изобретения Параллельный суммвтор, содержащий первый и второй регистры, параллельный полусуммвтор и блок определения окончения суммирования, причем выход суммы параллельного полусумматора соединен с первым входом первого регистра, а выход переноса параллельного полусуммвтора - с входом блока определения окончания суммирования, выходы первого и второго регистров соединены с входами параллельного полуоуммвторв о т л и ч е ю щ и й с я тем, что, с целью рвсщиреия функциональных возможностей сумматор дополгнЖль р 5 но содержит блоки коммутации, нормализации и контроля причем выход суммы переллельогэ полусумматора подключен к гг.рвэму входу блока контроля, ко второмувходу кэторого подключен выход переэсапвраппепьнэго попусумматэра, кэгэрыйподключен также к входу блока кэггмутацннпервый, и второй управляющие вхэды кэтэрго подключены к первой и второй управляющим щнем, в выход соединен с входом второго регистра и с другим входом первогорегистра, выход которого подключен такжк входу блэка нормализации, управляющийвход которого подключен к первой управляющей шине, в выход соединен с третьим вхсдом первого регистра. 1Источники информвции, принятые во внмание при акспертизе:1. Авторское свидетельство СССР315179, М.Кл . 5 06 Т 7/50 опубл.1971 г.2, Патент .,.США3717755, кл,235-175, 1973.23. Патент фрвции2153899, М.Кл,6 06 Г 7/00 1973.4. Чу Я, Организация ЭВМ и мнкрспрограммироввние, М "Мир 1975,с. 80. рис. 2,19,1 НИИПИ Зпкз 1373/1(М) Ти еж 81 3 1 л и пг:гг г фи пиал С ЕП С "Пв ггг г ",г, Ужгэроп, уПк г пя, 1
СмотретьЗаявка
2358578, 03.05.1976
ТАГАНРОГСКИЙ РАДИОТЕХНИЧЕСКИЙ ИНСТИТУТ ИМЕНИ В. Д. КАЛМЫКОВА
СТАХОВ АЛЕКСЕЙ ПЕТРОВИЧ, ОВОДЕНКО АЛЕКСАНДР ВАСИЛЬЕВИЧ, ЛУЖЕЦКИЙ ВЛАДИМИР АНДРЕЕВИЧ
МПК / Метки
МПК: G06F 7/50
Метки: параллельный, сумматор
Опубликовано: 25.05.1977
Код ссылки
<a href="https://patents.su/3-559237-parallelnyjj-summator.html" target="_blank" rel="follow" title="База патентов СССР">Параллельный сумматор</a>
Однородный параллельный процессор
Номер патента: 736107
Опубликовано: 25.05.1980
Авторы: Мышкин, Норкин, Паишев, Прангишвили
МПК: G06F 15/00
Метки: однородный, параллельный, процессор
...имеюшие более сжатый вид, чем аналогичные микропрограммы известного процессора, хранятся в постоянном736107 30 запоминающем устройстве микропрограммного устройства.В блоке памяти хранится множестворазличных сочетаний команд (микропрограммы), которые встречаются в5данной задаче и задают режимы работустройств обработки в каждом тактеработы процессора. Например, строкамассива может иметь следующий смысл:первому устройству обработки выполнить 10сложение, второму - умножение, третьему - деление и т. д а 3 ц -му - ничего не делать. В следующем тактесочетание команд в строке будет другоеи, соответственно, устройства обработкибудут работать уже в других режимах.Каждое сочетание команд для устройствобработки записывается в блок памятиодин раз...
Устройство для контроля цифровых блоков
Номер патента: 1307459
Опубликовано: 30.04.1987
Авторы: Глебов, Календарев, Крюков, Назаров, Новиков, Шумилов
МПК: G06F 11/22
...анали"затора 1,Устройство, изображенное нафиг. 2, в котором роль блока коррекции выполняет совокупность генераторатактовых импульсов, триггера и элемента РАВНОЗНАЧНОСТЬ, работает следующим образом,Генератор 14 тактовых импульсовобеспечивает выдачу трех серий синхроимпульсов Ф 1, Ф 2 и ФЗ для синхронизации соответственно триггера 15многоканального сигнатурного анализатора 12 и контролируемого цифрово"го блока 13, При поступлении на счетный вход триггера 15 единичного импульса он переходит из "О" в "1", апри поступлении следующего единичного импульса он переходит из "1" в 35"О", обеспечивая выдачу на первыйвход элемента равнозначность 16 "О"и "1" сигналов, которые через тактинвертируют выходную последовательность, поступающую с п-го...
Устройство для контроля выполнения программ
Номер патента: 1709319
Опубликовано: 30.01.1992
МПК: G06F 11/28
Метки: выполнения, программ
...программу можно разбить на отдельные линейные участки, на которых "поведение" ЭВМ строго детерминировано в том смысле, что при правильном "прохождении" ЭВМ через данный линейный участок программы на управляющей линии синхронизации машинных циклов должно быть зарегистрировано строго определенное числои импульсов, которое известно для каждого линейного участка еще до начала работы ЭВМ по программе. Это утверждение остается справедливым и тогда, когда процесс прохождения данного участка временно приостанавливается в связи с реакцией на внешние программнонезависимые события (прерывания). В этом случае используется стековый механизм запоминания и восстановления необходимой информации. Следование сигналов синхронизации машинных циклов,...
Устройство для умножения разрядных чисел
Номер патента: 1735843
Опубликовано: 23.05.1992
Автор: Ледянкин
МПК: G06F 7/52
Метки: разрядных, умножения, чисел
...блока 5 суммирования. 1735843передачу в блок 5 суммирования 1-хчастичных произведений, сформированных в обоих регистрах сомножителей,Управляющие сигналы, которые поступа 5ют с входа 11 синхронизации устроистыва на третьим входы обеих групп элементов И в зависимости от состоянияпервого 7 и второго 8,триггеров, которые своими выходами подключены квторым входам элементов И обеихгрупп, осуществляют передачу в блок5 суммирования частичных произведений, сформированных в регистрах первого 1 и второго 2 сомножителей, выходы которых соединены с первыми входами элементов И, Таким образом, цастицные произведения от кода множимого (А), сФормированного на регистре2 О первого 1 сомножителя, заносят вблок 5 суммирования на противофазе(1;) и при...
Устройство для сопряжения
Номер патента: 651335
Опубликовано: 05.03.1979
Авторы: Михайлов, Тужилин, Школин
МПК: G06F 13/00, G06F 15/16
Метки: сопряжения
...8 запроса, формирователь 9 управ устанавливает триггер 12 разрешения в едиляющих сигналов, элементы И 10 и 11 и ничное состояние. Триггеры 8 и 12 остаюттриггер 12 разрешения. ": ся в единичном положении все время работыУстройство работает следующим образом: данного коммутирующего элемента 2. СигОбмен информацией между, например, нал с триггера 12 поступает в формировавычислительными машинами (ВМ) внешни- тель 9, который формирует и передает слуми абонентами (ВА) производится через уст. жебное слово с уведомлением о предостав 30ройство сопряжения по интерфейсу, обеспе- ленин интерфейса ВА или об отказе в ВМ.чивающему передачу информационных и уп- После этого формирователь 9 блокирует церавляющих сигналов от ВМ к ВА и от ВА пи выдачи...
Предыдущий патент: Устройство для регистрации буквенноцифровой информации
Следующий патент: Устройство управления с контролем
Случайный патент: Способ обнаружения дефектов клеевого соединения