Двухтактный п-разрядный сумматор накапливающего типа

теитно-техииизскфЯнет библиотека МБА ОП ИСАНИНА Союз СоветскихСоциалистическихРеспублик7/ осудааственный комитетСовета Министров СССРпа делам иэаоретенийи открытий Приоритет 3) УДК 681,332(43) Опубликовано 05.12.76,Бюллетень 4 (45) Дата опубликования описания 30,03.7(71) Заявитель УХТАКТНЫЙНАКАПЛИВАЮ РАЗРЯДНЫИ СУММАТОГО ТИПА же ется тем, ве входы перны с выходаов "И", пер к соответВторой вхо о им 5 версному Изобретение относится к области автоматики и цифровой вычислительной техники и может быть использовано при реализации технических средств ЦВМ,Известны двухтактные накапливающие 5 сумматоры 11, выполненные на триггерах со счетным входом, на логических элементах И, ИЛИ, НЕ. Недостатком известного устройства является его сложность.Наиболее близким техническим решением 10 к данному изобретению является двухтактный тт - разрядный сумматор накапливаюшего типа, содержащий в каждом-ом разряде ( ь = 1,2, . и ) триггер типа В, - 5, установочные входы которого подключены к выходам двух элементов "И", одни из входов которых соединены между собой и подключены к выходу первого элемента "ИЛИ", выход второго элемента "ИЛИ" соединен с другим входом первого элемента 20 фИ" и через элемент фНЕф с другим входом второго элемента фИ", выход которого подключен через второй элемент фНЕ" ко входу третьего элемента фИ и с одним из входов четвертого элемента "И", соответ твуюшие входы второго элемента "ИЛИ" соединены с выходом третьего элемента фИф, другие входы которого подключены к первой шине управления и инверсному выходу триггера соответственно, со второй шиной управления и с выходом первого элемента "Иф, элементы фИф, фИЛИф, а так цепь формирования сквозного переноса и шины управления работой сумматора 2. Недостатком этого устройства является наличие триггеров со счетным входом и элементов задержки сигналов, что усложняет устройство и снижает его быстродействие.Целью изобретения является упрощение устройства и повышение его быстродейстия.Поставленная цель достиг что в предложенном устроист вого элемента "ИЛИ" соедине ми пятого и шестого элемент вые входы которых подключен ствуюшим шинам управления, пятого элемента "И" соединен входов седьмого элемента "И вход которого подключен к инвыходу триггера, и с информационной шинойустройства, а другой вход шестого элемента соединен со вторым входом четвертогоэлемента "И" и с шиной переносов (+ 1)го разряда. Выходы четвертого и седьмогоэлементов "И" подключены ко входамтретьего элемента "ИЛИ, третий вход которого соединен с выходом первого элемента "ИЛИ ( . - 1)-го разряда.На чертеже приведена функциональная 10схема двухтактного сумматора (для двухразрядов),Сумматор содержит элементы "И 1 1,2,элемент "ИЛИ" 3, триггеры 4, элементы"ИЛИ" 9, 10, элементы "И" 11-13, шинуразрешения инвертирования кода 14, шинууправления 15, шину логических операцийи гашения переноса 16, шину выдачи кодавторого слагаемого 17, шину инвертирова 20ния кода сумматора 18, информационнуюшину 19, шину переноса из ь - 1 разряда20.Устройство работает следующим образом.В исходном состоянии код первого слага 25емого хранится в регистре сумматоратриггеры 4). Код второго слагаемого поступает в сумматор по шине х1.По первому временному такту выполняется элементарная операция сложенияпо модулю 2, Для ее выполнения на шину14 подается разрешающий потенциал, ана шину 17 - исполнительный импульс.Если в триггере 4 хранится код нуля, то Зкна входе элемента И 11 имеет место совпадения трех сигналов низкого (высокого)уровня, Соответственно на выходе элемента И 11 будет сигнал, который черезэлемент ИЛИ 9 поступает на вход элемен Ота И 6. На потенциальном входе элемента И 5 сигнал отсутствует, так как элемент НЕ 8 инвертирует единичный сигналс выхода элемента ИЛИ 9, Если код второго слагаемого в рассматриваемом разряде равен единице, то исполнительныйимпульс по цепи: элемент И 12, элемента ИЛИ 10, поступает на входы элементов И 5,6. Так как на входах элементаИ 6 совпали два единичных сигнала, то 50исполнительный импульс поступает наединичный вход триггера 4 и устанавливает его в единичное состояние. Предварительный импульс с выхода элемента И6 поступает на вход элемента ИЛИ 9 и 55далее на вход элемента И 6, что обеспечивает поступление исполнительного импульса только на единичный вход триггера 4. Таким образом, переключение триггера из одного состояния в другое не 60 вызывает изменения условий управления элементов И 5, 6 и 1, Кроме рассмотренной цепи, импульс с выхода элемента ИЛИ 10 1 -го разряда поступает на вход элемента ИЛИ 3 младшего разряда, В связи с тем, что триггер 4 переключался из нулевого в единичное состояние, импульс с выхода элемента ИЛИ 3 младшего разряда через элемент И 1 не проходит.Если в исходном состоянии в триггере 4 хранился код единицы, то исполнительный импульс по цепи: элемент И 12, элемент ИЛИ 10, элемент И 5, поступает на нулевой вход триггера 4 и переключает его в нулевое состояние. Условия прохождения импульса только на нулевой вход триггера 4 обеспечены тем, что на входе элемента И 11 нет совпадения трех сиг- налов, на выходе элемента И 11 - нулевой потенциал, а на входе элемента И 5 - высокий потенциал за счет инвертирования нулевого потенциала элементом НЕ 8. Переключение триггера 4 в нулевое состояние не изменяет условия управления потенциальными входами элементов И 5,6, так как поступивший на нулевой вход триггера импульс через элемент НЕ 7 запрещает на время длительности этого импульса работу элемента И 11, И в этом случае условия управлением входами элементов И 5,6 и 1 сохраняются независимо от переключения триггера 4. Импульс с выхода элемента ИЛИ 10 через элемент ИЛИ 3 младшего разряда поступает на вход элемента И 1 и проходит в следующий старший разряд до переключения триггера 4, что сокращает время распространения переноса на время переключения триггера. Это повышает быстродействие работы устройства.По второму временному такту формируется результат суммирования двух чисел. Как бьгло отмечено выше, формирование и рас ространение переноса в Ь -ом разряде начинается сразу же после появления первого исполнительного импульса. формирование поразрядного и сквозного переноса в-ом разряде сумматора соответствует следующему логическому выражениюУ ( У У)где И- значение сигнала шины управления инвертированием;Уо - сигнал на нулевом входе триггера 4;1У 1 - сигнал на единичном входе григгера 4.После распространения сигнала переноса на шину 15 подается импульс сложения. Если в ь -й разряд поступил переносиз (+ 1)-го разряда, то импульс сложения по цепи: элемент И 13, элементИЛИ 10, поступает на входы элементов И5, 6 и производит инвертирование триггера 4, Если до прихода импульса сложенияв триггере 4 хранился код единицы, сигнал переноса по цепи: элемент И 1, элемент ИЛИ 3 поступает в старший разряд,Если в ь -ом разряде хранился код нуля,а второе слагаемое к равно единице, топри переключении триггера 4 прекращается выдача сигнала переноса в старший ра фряд, что при определенных обстоятельствахможет привести к сбою работы устройства.В рассматриваемом устройстве наличиесвязи выхода элемента ИЛИ 10 со входом элемента ИЛИ 3 исключает влияние20переключения триггера 4 ю формированиепереноса на время, равное длительностиимпульса сложения, что повышает надежность работы устройства.Рассмотрим выполнение логических ивспомогательных операций,До начала выполнения логического сложения первое слагаемое хранится в регистре (триггер 4), а второе слагаемое поступает по шине Х . Для выполнения логического сложения на шину 16 подаетсяпотенциал разрешения выполнения этойоперации, на шину 17 - исполнительныйимпульс. Если код второго слагаемого равен единице, то исполнительный импульспо цепи: элемент И 12 элемент ИЛИ 10и элемент И 6, поступает на единичныйвход триггера 4. Если код второго слагаемого равен нулю, то состояние триггера 4 не изменяется. Таким образом,сумматор реализует следующее логическое выражение: пульса на шину передачи инверсного кода. В этом случае исполнительный импульс через элемент ИЛИ 10 поступает на элемент И 5 и устанавливает в нулевое 5 состояние триггер 4, т. е, в единичномсостоянии остаются только триггеры тех разрядов, в которых значение кода второго сомножителя равно единице. соответствующее логическому сложению кодов двух чисел.До начала выполнения логического умножения первый код хранится в триггерах у 4, а второй код поступает по шине хКак правило, в устройствах, выполняюших операции сложения и вычитания, предусматриваются логические элементы И для передачи прямого и инверсного кодов, хра- М няшихся в приемном регистре на чертеже не показан). При наличии логического элемента для передачи инверсного кода операция выполняется за один временный такт за счет подачи исполнительного им ь =у. х чЧ х. чу х =учх,Л с ь 1ь ь ь С целью сокрашения временных задержек в цепях переносов широко применяются схе мы групповых переносов сигналов. Для ускорения выключения логических элементов в цепях переносов применяются цепи гашения переносов. Для гашения гереносов в каждом разряде требуется как минимум один диод. Предложенное устройство не требует дополнительного оборудования для выполнения этой вспомогательной операции, гашение переносов во всех разрядах осуществляется за счет подачи сигнала на шину 16.Предложенное устройство выполнено только на трех типах логических элементов (И, ИЛИ, НЕ) и содержит один триггер на каждый двоичный разряд. При этом обеспечено повышение быстродействия и расширение функциональных возможностей устройства. формула изобретения Двухтактный г - разрядный сумматор накапливающего типа, содержащий в каждом,-ом разряде ( ь:1,2, и) триггер типа Й- Ь, установочные входы которого подключены к выходам двух элементов И, одни из входов которых соединены между собой и подключены к выходу первого элемента ИЛИ, выход второго элемента ИЛИ соединен с другим входом первого элемента И и через элемент НЕ - с другим входом второго элемента И, выход которого подключен через второй элемент НЕ ко входу третьего элемента И и с одним из входов четвертого элемента И, соответствующие входы второго элемента ИЛИ соединены с выходом третьего элемента И, другие входы которого подключены к первой шине управления и инверсному выходу триггера соответственно, со второй шиной управления и с выходом первого элемента И, эле- ментыИ,ИЛИ, отличающийся тем, что, с цепью упрощения устройства и повышения быстродействия, в нем входы первого элемента ИЛИ соединены с выходами пятого и шестого элементов И, первые входы которых подключены к соответствующим шинам управления; второй вход5383 оставитель В. БелкинТехред О. Луговая Корректор И, Го Редактор Л. Утех Подписно Совета Мин открытий аб д. 4/55721/29 Ти ЦНИИПИ Государствепо дела 113035, Москва, Ж аж 864 нного комитет м изобретений -35, Раушская ов ССС Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4 7пятого элемента И соединен с одним из входов седьмого элемента И, другой вход которого подключен к инверсному выходу триггера, и с информационной шиной устройства, а другой вход шестого элемента - соединен со вторым входам четвертого элемента И и с шиной переносов (+ 1)-го разряда; выходы четвертого и седьмого лементов И подключены ко входам третьего элемента ИЛИ, третий вход которого 10 658соединен с выходом первого элемента ИЛИ ( 1. - 1)-го разряда.Источники информации, принятые во внимание при экспертизе:1. Двухтактный сумматор параллельного действия а. с. Мо 238890 СССР, 506 7/50.2. Двухтактный сумматор параллельного действия а. с. Хо 275527, СССР, 606 6 7(50,