Накапливающий сумматор

О П И С А Н И Е (11)528566 Свеи Свветсхих Социалистических Ресцбвнн(45) Дата опубликования описания 10.12.76(о 1) Ч,Кл. 6 06 Г 7/50 Г: судярстееннцй квинтет Сввете Министров СССР еа девам изобретенийн с;,Рытнй(72) Авторизобретения Б. М. Матвеев Опытное предприятие Уралчерметавтоматика(54) НАКАПЛИВАЮЩИЙ СУММАТОР Изобретение относится к вычислительной технике и может использоваться в автоматике и приборостроении.Известны накапливающие сумматоры, которые позволяют вводить игнформацию как последовательным, так и параллельным есодом, содержащие ячейки временчой задерж. ки между триггерами для исключения сбоев при одновременном поступлении,на какой-либо триггер импульса переноса с предыдущего триггера и импульса счета 1). Эти сумматоры из-за,наличия ячеек задержки между триггерами характеризуются пониженным быстродействием, причем число этих ячеек растет с увеличением емкости сумматора, что ведет к падению быстродействия с увеличепнел емкости сумлатора. Известны также накапливающие сумматоры с параллельным переносом, обладающие высоким быстродействием 1. Однако они требуют относительно большого числа элементов для их построения. Наиболее близким техническим решением к изобретению является накапливающий сумматор, содержащий двоичный счет. чик, состоящий из групп триггеров, распределитель импульсов и управляемые элементы И, причем выходы распределителя связаны через управляемые элементы И с первыми счетными входамп соответствующих триггеров в группах, второй вход каждого из которых, крсме первого триггера в каждой группе, связан с выходамп предыдущего трп:тера 2. Этот сумматор относится к сулматорам с параллельно - доследовательным сдвигом 5 информации и содержит в каждой; "уппедополнительный триггер для передачи импульса переноса с данной группы трпг;еров в следующую. В этом сумматоре для пс.сдачи информации о переносе в нем требгется 10 по одному дополнительному такту нс кп:,дыйдополнительный триггер, а следовательо, и группы, что ограничивает быстродейс; зие, причел с увеличением емкости с, мматора падает его быстродействие и усложняется схема распределителя.Целью изобретения является уме;ьшениечисла элементов и повышение быстродействия. В описываемом сумматоре это достигается тел, что он содержит узел запрета и управляемые узлы задержки, причем второй счотный вход каждого первого триггер в каждой группе подключен к выходу предыдущего управляемого узла задержки, первый вход каждого управляемого узла задежкн подключен к .выходу последнего в предыдущей группе триггера, а второй вход - к выходу узла запрета, вход которого подключен к выходу распределителя импульсов. Кроме того, в сумматоре каждый управляемый узел за- ЗО держяи состоит пз двух элементов И, ячей45 50 55 60 65 пс памяти, элемента ИЛИ и элемента НЕ, причем первые входы элементов И подключены к первому входу управляемого узла задержки, второй вход которого подключен ко второму входу первого элем нта И, первоу воду ячейки памяти и входу элемента НЕ, (выход которого подкгцочен ко второму входу второго эл мента И, выходкоторого связан с первым входом элемента 11 ЛИ, выход которого под:слючен к выходу управляемого узла задержки, а второй вход - к выходу ячейки памяти, второй вход которой связан с выходом первого элемента И,При этом управляегмый узел задержки выполнен в виде симметрично;о трцг;ера с однм импульсным входом, связанным с первым входом управляемого узла задержки, и одним дотенциаьым входол, связанным со вторым входом управляемого узла задержки.Все это позволяет уменьшить общее число ячеек путем уменьшения ячеек в распределителе, а также повысить быстродействие в результате одновременной записи информации во всех группах счетчика.На фиг. 1 представлена блок-схема описьваемого сумматора; ца фцг. 2 - управляемый узел задержки в одном нз вариантов выполнения.В блок-схеме для удобства рассмотрения счетчик разбит на три группы по три триггера в каждой. Однако в принципе число групп триггеров це огранчвается. В оощсм жс случае накапливающий сумматор содержит 11 триггероз, разбитых ца пг групп, содержащих каждаяе более п триггеров. В состав счетчика сумматора входят управляемье узлы задеряк в колцчестзс, равном (пг - 1). Оцсываемый суматор "о;1 ержит двоичньЙ счетк 1, вклочаощцй ч ссоя групы трггеров 2 и урав.яехье узлы задержки 3; распределитель 4, запускаемый импульсами, посту.ающцми ца вход 5, ц вырабатываощий ца своих выходах б, 7, 8 сдвинутые во времени импульсы; управляемые элементы И 9, которые вклочаются в соответствии с кодом числа, которое необходимо записать в счетчик; узел запрета 10 вырабатывающий сигнал на время работы распределителя 4. Управляемые узлы задержки содержат каждьй по два элемента И 11, 12, яцейку памяти 13, элемент НЕ 14 и элемент ИЛИ 1 Б; 1 б, 17 - входы управляемого узла задержи, 18 - его выход.Первые счетные входы триггеров 2 через элементы И подключеы,к выходам б, 7, 8 распределителя импульсов 4; вторые счетные входы первых триггеров 2 всех групп, кроме первой, подключены,к,выходам 18 соответствующих управляемых узлов задержки 3; вто,рые сстные входы последующих триггеров 2 в группах подключены к выходам предьдущих триггеров 2, Первые входы 1 б управляемых узлов задержки 3 подключеь к выхо 5 1 О 15 20 25 30 35 40 дам последних в группах триггеров, а вторые входы 17 - к выходу узла запрета 10.В состоянии покоя элементы И 11 открыты, элементы И 12 - закрыты. Во время работы распределителя 4 элементы И 11 закрыты, элементы И 12 - открыты, ячейка памяти 13 устанавливается в исходное состояние и выдает рабочий импуль" прц переходе в исходное состояние з момент снятия ситала с узла запрета 10.Управляемый узел задержки (см. фиг. 2), выполнен на симметричном триггере (или одновибраторе) с одним импузьсным ц вторым потенциальным, входом. При соответствующем значени резистора 19 наличие отрицательного сигнала на выходе 18 переводит триггер в режим работы с одним устойчивым состоянием, и оц пропускает без задержек сигналы, поступаощие ца его импульсный вход.При постулеи ца вход б запускающего импульса срабатывает распределитель импульсов 4. При этом на выходах б, 7, 8 вырабатываются сдвинутые во времец импульсы, которые через открытые элементы И 9 поступают ца первье счетные входы соответствующих триггеров 2. При этом в каждую групну записывается требуемое число, Прц переполнении какой-либо, группы на выходе последнего триггера 2 этой группы появляе; - ся сивал, который подается на вход 1 б следующего управляемого узла задержки 3. При этом, если распределитель 4 работает, то цмлульс переноса через элемент И 2 поступит в ячейку памят, которая сбрасывается в исходное состояние в момент окончания работы распределителя 4 ц передает этот импульс переноса в следующую группу тзиггсзов 2. Если же распределитель 4 це раоотает в ъсзент переполнения кахой-лицо группы, то импульс через элемент И 11 ц элемент ИЛИ 1 б проходит без задержек в слеуощуо группу. Лалогичо работает управляемый узел задержки 3, выполеный д виде симметричного триггера. Когда распределитель цмцульсоз работает, импульс переполнения с прелыдущего триггера 2 устанавливает трнггер в состояние 1. В,момент окончания раооты распределителя импульсов 4 триггер переводится в состояние 0 и передает единицу в первый триггер 2 следующей группы. При неработающем распределителе 4 триггер работает в режиме с одним устойчивым состоя,нием ц пропуокает без задержки импульсы, поступающие на вход 1 б. Таким образом, исключается накладка импульсов пр одновременой за.шси чисел в разные группы, а перенос единицы осуществляется, когда распределитель не работает.Оощее число К ячеек задержкц ц управляемых узлов задержки равно528566 Составитель В, Березк орректор И. Симкииа каз 1648/1085ЦНИИ Изд,1785 Тира Государственного комитета Совета по делам изобретений и открыт Москва, Ж, Раушская наб., д.