Сумматор

ОПИСАНИЕИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1156 З 675 Союз Советских Социалистических Республик(61) Дополнительное к авт. свид-ву (22) Заявлено 13,12.74 (21) 2083426/с присоединением заявки(23) Приоритет л.- б 06 Г 7,ввударствеииыи коцит Свввта Мииистрав ССС вавеиац изабретвиии атирытий бликовано 30.06.77, Бюллетень24(54) СУММАТО Изобретение относится к цифровой вычислительной технике и может быть использовано при проектировании сумматоров параллельного действия.Известны сумматоры накапливающего типа, структуру которых составляют элементы памяти - триггеры и комбинационные схемы 1 - 4). Такие сумматоры строятся на основе триггеров со счетными входами.Известны также сумматоры, выполненные на основе триггеров с раздельными входами, что позволяет реализовывать с их помощью универсальный набор арифметических и логических операций 5). Эти сумматоры содержат большое число оборудования.Ближайшим аналогом изобретения является сумматор 6), содержащий в каждом разряде триггер суммы, триггер слагаемого, триггер переноса, элементы И и ИЛИ, управляемые элементы НЕ, причем к нулевым входам триггеров суммы и слагаемого подключены выходы соответственно первого и второго управляемых элементов НЕ, входами связанных соответственно с выходами первого и второго элементов ИЛИ, первые входы которых соединены с управляющей шиной установки в нуль, вторые входы - соответственно с управляющими шинами стробирования суммы и приема первого числа, третий вход второго элемента ИЛИ подключен к управляющей шине приема второго числа, первый вход первого элемента И - к управляющей шине приема первого числа, а второй вход - к шине прямого кода соответствующего разряда пер вого числа, нулевой вход триггера переносасоединен с управляющей шиной установки в нуль, а единичный вход - с выходом переноса из предыдущего разряда.Такой сумматор содержит в каждом разря де большое число оборудования и связей ме;кду схемами, что значительно усложняет его структуру.Цель изобретения - упрощение сумматора.Это достигается тем, что в каждом разряде 15 единичный вход триггера суммы соединен свыходом третьего элемента ИЛИ и управляющим входом первого управляемого элемента НЕ, к входам третьего элемента ИЛИ подключены второй и третий элементы И, первые 20 входы которых связаны с управляющей шинойстробирования суммы, вторые входы - соответственно с нулевым и единичным выходами триггера слагаемого, а третьи входы - соответственно с единичным и нулевым выходами 25 триггера переноса, едининый вход триггераслагаемого соединен с выходом четвертого элемента ИЛИ и управляющим входом второго управляемого элемента НЕ, входы четвертого элемента ИЛИ подключены к выхо.30 дам первого, четвертого и пятого элементовИ, первые входы четвертого и пятого элементов И - к управляющей шине приема второго числа, вторые входы - соответственно к шине приема прямого и обратного кода соответствующего разряда второго числа, третьи входы - соответственно к нулевому и единичному выходам триггера суммы, первые входы шестого и седьмого элементов И подсоединены соответственно к нулевому и единичному выходам триггера слагаемого, вторые входы - соответственно к единичному выходу триггера суммы и входу переноса из предыдущего разряда, третий вход шестого элемента И - к управлящей шине стробирования переноса, выходы шестого и седьмого элементов И соединены с входами пятого элемента ИЛИ, выход которого является выходом перноса в последующий разряд,На чертеже представлена схема одного разряда сумматора,Единичный вход триггера 1 суммы соединен с вторым входом управляемого элемента НЕ 2 и с выходом элемента ИЛИ 3, нулевой вход триггера суммы - с выходом элемента 1-1 Е 2. Первый вход управляемого элемента НЕ 2 связан с выходом элемента ИЛИ 4, первый вход элемента ИЛИ 4 - с управляющей шиной 5 установки в нуль, с нулевым входом триггера 6 переноса и с первым входом элемента ИЛИ 7, Второй вход элемента ИЛИ 4 соединен с управляющей шиной 8 стробирования суммы и с первыми входа,ми элементов И 9 и 10. Выходы элементов И 9 и 10 подключены соответственно к первому и второму входам элемента ИЛИ 3. Второй вход элемента И 9 соединен с нулевым выходом триггера 11 слагаемого и с вторым входом элемента И 12, третий вход эле. мента И 9 - с единичным выходом триггера б переноса, Второй вход элемента И 10 связан с единичным выходом триггера 11 слагаемого и с вторым входом элемента И 13, третий вход элемента И 10 - с нулевым выходом триггера б переноса. Нулевой вход триггера 11 слагаемого соединен с выходом управляемого элемента НЕ 14, первый вход элемента НЕ 14 - с выходом элементаИЛИ 7.Единичный вход триггера 11 слагаемого подключен к второму входу управляемого элемента НЕ 14 и выходу элемента ИЛИ 15, первый, второй и третий входы элемента ИЛИ 15 - соответственно к выходам элемента И 16, элемента И 17 и элемента И 18. Второй вход элемента ИЛИ 7 соединен с первым входом элемента И 16 и с управляющей шиной 19 приема первого числа, третий вход элемента ИЛИ 7 - с первыми входами элементов И 17 и 18 и с управляющей шиной 20 приема второго числа. Второй вход элемента И 16 подключен к шине 21 прямого кода соответствующего разряда первого числа, второй вход элемента И 17 - к нулевому выходу триггера 1 суммы, третий вход элемента И 17 - к шине 22 прямого кода соответствующего разряда второго числа. Второй вход элемента И 18 соединен с единичным выходом триггера 1 суммы и с третьим входом элемента И 12, третий вход элемента И 18 - с шиной 23 инверсного кода соответствующего разряда второго числа, первый вход элемента И 12 - с управляющей шиной 24 стро 1 о бирования переноса. Выходы элементов И 12и 13 подключены соответственно к первому и второму входам элемента ИЛИ 25, выход элемента ИЛИ 25 данного разряда является выходом переноса в последующий разряд.15 Первый вход элемента И 13 соединен с единичным входом триггера 6 переноса данного разряда и с входом переноса из предыдущего разряда,Сумматор работает следующим образом.Работу сумматора рассмотрим для случая,когда в данном (-м) разряде значения цифр слагаемых и значение переноса из предыдущего ( - 1-го) разряда следующие: цифра первого слагаемого равна единице (а;=1), цифра второго слагаемого - нулю (Ь,=О), а перенос - единице (с, =1), Предварительно отметим следующее: входы триггеров - импульсные, а выходы - потенциальные; входы и выходы схем ИЛИ и схем логической инверсии - импульсные; первые входы и выходы схем И - импульсные, а остальные входы - потенциальные; сигнал на выходе схемы логической инверсии будет только в случае наличия сигнала на первом входе и отсутствия сигнала на втором входе. Перед суммированием слагаемых сумматор устанавливается в нуль сигналом, поступающим по управляющей шине 5 установки в нуль, т. е, этот сигнал подается на первый вход элемента ИЛИ 7, проходит на выход этой схемы, затем на первый вход элемента НЕ 14, далее на выход этого элемента, на нулевой вход триггера 11 слагаемого и устанавливает этот триггер в нулевое состояние (нулевому состоянию соответствует разрешающий потенциал на нулевом выходе). После этого сигнал поступает на нулевой вход триггера 6 переноса и устанавливает этот триггер в нулевое состояние, затем на первый вход элемента ИЛИ 4, на выход этого элемента, далее он подается на первый вход элемента НЕ 2, проходит на его выход, затем поступает на нулевой вход триггера 1 суммы и устанавливает этот триггер в нулевое состояние.В первом такте суммирования по управляющей шине 19 подается сигнал, разрешающий прием первой цифры а;=1 через элементы И 16 и элемент ИЛИ,15 на единичный вход триггера 11 слагаемого, Триггер слагае мого устанавливается в единичное состояние,т. е, на его единичном выходе появляется разрешающий потенциал. Во втором такте по управляющей шине 8 стробирования суммы поступает сигнал. Разрешающие потенциалы 65 оказываются на втором и третьем входах эле563675 Состояние триггера в; с:11 а; 11 1 б 11 1 б 1 б 11 1 1 б мента И 10, поэтому сигнал стробирования суммы проходит на выход элемента И 10 и через элемент ИЛИ 3 на единичный вход триггера 1 суммы и устанавливает этот триггер в единичное состояние. В третьем такте по управляющей шине 20 приема второй цифры поступает сигнал. Разрешающие потенциалы оказываются,на втором входе (разрешающий потенциал с единичного выхода триггера 1 суммы) и третьем входе (разрешающий потенциал на шине инверсного кода второй цифры, так как Ь,=О, а Ь,=1) элемента И 18, поэтому сигнал приема второй цифры проходит на выход элемента И 18, через элемент ИЛИ 15 поступает на единичный вход триггера 11 слагаемого и устанавливает этот триггер в единичное состояние (подтверждает единичное состояние триггера слагаемого, так как этот триггер находился в единичном состоянии). В четвертом такте по управляющей шине 24 стробирования переноса подается сигнал. Также на единичный вход триггера 6 переноса и на первый вход элемента И 13 поступает сигнал переноса (с; =1) из предыдущего разряда ( - 1-го). Этот сигнал устанавливает триггер переноса в единичное состояние, а также проходит на выход элемента И 13 в виду того, что на втором входе этого элемента находится разрешающий потенРеализация предложенной схемы сумматора по сравнению с прототипом позволяет в каждом разряде высвободить триггер, схему логической инверсии, схему ИЛИ на четыре входа, схему И на два входа и две схемы И на четыре входа. Кроме того, две схемы И на четыре входа заменяются на две схемы И на три входа. В результате значительно упрощается структура и сокращается количество оборудования. Ф ор мул а из о бр ет енияСумматор, содержащий в каждом разряде триггер суммы, триггер слагаемого, триггер переноса, элементы И и ИЛИ, управляемые элементы НЕ, причем к нулевым входам тригциал. Сигнал с выхода элемента И 13 проходит элемент ИЛИ 25 п поступает как сигна,ч переноса (с,;= 1) пз данного П-го) разряда в следующий (1+1-й) разряд. В пятом такте по управляющей шине 8 стробированпя суммы подается сигнал, который проходит элемент ИЛИ 4, управляемый элемент НЕ 2 и поступает на нулевой вход триггера 1 суммы, устанавливая этот триггер в нулевое состояние. На выходы э,чементов М 9 и 10 сигнал стробирования суммы не подается, так как на втором входе элемента И 9 и на третьем входе элемента И 10 присутствуют запрещающие потенциалы. Таким образом, по окончании суммирования триггер 1 суммы бучет находиться в нулевом состоянии, т. е. на единичном выходе будет запрещающий потенциал, что соответствует нулевому результату суммирования (з;=О) в данном разряде, Аналогично осуществляется суммирование других комбинаций цифр. Истинность значений результата суммирования (з;) и переноса (с;) в следующий (г-1-й) разряд, а также значения состояний триггера 1 суммы, триггера 6 переноса и триггера 11 слагаемого для каждого такта при реализации суммирования всех возможных комбинаций цифр слагаемых (а; и Ь;) и переносов из предыдущего (К -- 1-го) разряда приведены в таблице. геров суммы и слагаемого подключены выходы соответственно первого и второго управляемых элементов НЕ, входы которых подключены соответственно к выходам первого и второго элементов ИЛИ, первые входы кото рых подключены к управляюшси шине установки в нуль, вторые входы соединены соответственно с управляющими шинами стробирования суммы и приема первого числа, третий вход второго элемента ИЛИ подключен к 40 управляющей шине приема второго числа,первый вход первого элемента И подключен к управляющей шине приема первого числа, а второй вход - к шине прямого кода соответствующего разряда первого числа, нулевой 45 вход триггера переноса соединен с управляю 56367515 20 25 щей шиной установки в нуль, а единичный вход - с выходом переноса из предыдущего разряда, о тлич а ющий ся тем, что, с целью упрощения сумматора, в каждом разряде единичный вход триггера суммы соединен с выходом третьего элемента ИЛИ и управляюгцим входом первого управляемого элемента НЕ, к входам третьего элемента ИЛИ подключены второй и третий элементы И, первые входы которых соединены с управляющей шиной стробирования суммы, вторые входы соединены соответственно с нулевым и единичным выходами триггера слагаемого, а третьи входы - соответственно с единичным и нулевым выходами триггера переноса, единичный вход триггера слагаемого соединен с выходом четвертого элемента ИЛИ и управляющим входом второго управляемого элемента НЕ, входы четвертого элемента ИЛИ подключены к выходам первого, четвертого и пятого элементов И, первые входы четвертого и пятого элементов И подключены к управляющей шине приема второго числа, вторые входы - соответственно к шине приема прямого и обратного кода соответствующего разряда второго числа, третьи входы - соответственно к нулевому и единичному выходам триггера суммы, первые входы шестого и седьмого элементов И подключены соответственно к нулевому и единичному выходам триггера слагаемого, вторые входы - соответственно к единичному выходу триггера суммы и входу переноса из предыдущего разряда, третий вход шестого элемента И подключен к управляющей шине стробирования переноса, выходы шестого и седьмого элементов И соединены с входами пятого элемента ИЛИ, выход которого является выходом переноса в последующий разряд. Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР 275527, кл. 6 06 Р 7/50, 1969,2. Авторское свидетельство СССР 278222, кл. 6 06 Р 7/50, 1969.3. Авторское свидетельство СССР238890, кл. 6 06 Г 7/50, 1968.4. Авторское свидетельство СССР 351214, кл. 6 06 Р 7/50, 1970.5. Авторское свидетельство СССР317062, кл. 6 06 Р 7/50, 1969.6. Техническое описание ЦВМ М- Сумматор 1971.Составитель В. Березкин Техред И. Карандашова Редактор И. Грузова Корректор Н Ачк Типография, пр, Сапунова, 2 Заказ 1999/3 Изд564 Тираж 847 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва; Ж, Раушская иаб д. 4/5