Арифметическое устройство

гг 1 544964 ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 22,04.74 вт. свид-ву 21) 2020098 1) М, Кч 2 6 06 Г 7 5 присоединением заявки М Государственнми комитет Совета Министров СССР 3) Приорите 53) УДК 681.325(088.8) Опубликовано 30.01,77.Дата опубликования оп юллетень делам нзвбретени и открытий сания 15.02 72) Авторы изобретешя М. Кязимов Алие Багдатьев и С. М. Вахабо(71) Заявитель Научно-исследовательский и проектный институт по комплексной автоматизации нефтяной и химической промышленност(54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВ Изобретение относится к области автомати. ки и цифровой вычислительной техники и может быть использовано прп реализации технических средств обработки информации и 3 ЦВМ.Известно арфметическое устройство, построенное на базе двоичного сумматора 1, состоящего из повторяющихся и-разрядных узлов, каждый из которых включает и-разрядныи двочныи суаор, узел ереоса, узел инвертирования. Однако такое устройство невозможно использовать для работы с двопчнодесятичными кодами.Известно также арифметическое устройство, наиболее близкое по техническому решению к изобретению, содержащее в каждом г-м разряде двоичный сумматор, входы которого соединены с информационными шинами и с выходом переноса из (г - 1)-го разряда, а выход - с входом элемента ИЛИ, узел инвертирования, выходы которого подключены к другим входам узла управления переносом и третьему входу двоичного сумматора, элементы И, ИЛИ 2.Недостатком этого устройства является необходимость введения большого количества коммутирующих и сборочных элементов при использовании его в устройствах обработки данных, в которых числа могут поступать как в двоично-десятичном, так и в двоичном кодах, а также, если нужно ооеспечить возможность инвертирования выходного кода.Цель изобретения - упрощение устройства.Это достигается тем, что в устройстве один из выходов узла управления переносом соединен с одним из входов элемента И, другой вход которого подключен к шине переноса пз ( в )-го разряда, а другой выход узла управления переносом - с одним пз входов элемента ИЛИ, другие входы которого подключены соответственно к выходу переноса двоичного сумматора, к выходу элемента И и к управляющей шине устройства, а выход элемента ИЛИ подсоединен к четвертому входу двоичного сумматора.На чертеже приведена схема г-го разряда у стройства.Устройство содержит двоичный сумматор 1, узел 2 инвертирования, узел 3 управления переносом, элемент И 4, элемент ИЛИ 5, Вход 6 переноса ( в )-го разряда соединен с первым входом двоичного сумматора 1 и первым входом элемента И 4, управляющие входы 7, 8 и 9, 10 устройства - соответственно с управляющими входами двоичного сумматора 1, узла 2 инвертирования и узла 3 управления переносом и элемента ИЛИ 5. Информационные шины 11 соединены с вторым входом сумматора 1, входная шина сумматора - с выходом узла 2 инвертирования и с первым вхо 5449644 10 15 20 25 Зо 35 40 45 50 3дом узла 3 управления переносом, Выход узла инвертирования подключен к выходным информационным шинам 12 и второму входу узла управления переносом, первый выход узла управления переносом - к второму входу элемента И, к четырем входам элемента ИЛИ 5 присоединены соответственно выход переполнения сумматора 1, выход элемента И, второй выход узла управления переносом и управляющий вход 10.Работает устройство следующим образом, При двухтактной системе синхронизирующих сигналов на управляющий вход 8 подается либо признак прямого кода (при сложении), либо инверсного (при вычитании), на управляющий вход 9 - признак режима, задающий основание д системы счисления, в которой должно работать устройство. Г 1 ри числе разрядов сумматора 1, равном п, максимальное возможное значение Я основания системы счисления О рашю 2".На первом такте в сумматоре 1 выполняется сложение или вычитание чисел Л содержащегося в сумматоре, и Х поступающего на вход 11. В результате в сумматоре образуется при сложении число 2;= (Л;+Х; Я, а при вычитании 2 = А+(Я - Хт) 1 ЯПосле первого такта на первом выходе узла управления переносом формируется признак порогового кода, который равен при сложении числу (д - 1), а прп вычитании - нулю.Если суФЯ, то на втором выходе узла управления переносом формируется признак некомплектного кода, который возникает когда, дЛ,Я - 1Признак переноса на выходе сумматора 1 соответствует переполнению сумматора, т. е. случаям: при сложении Л;+Хг) Я - 1, прп вычитании Л, - Хг(0.Таким образом после первого такта на выходе элемента ИЛИ 5 возникает признак переноса в одном из трех следующих случаев: сумматор 1 переполнен, одновременно присутствуют признак переноса предыдущего разряда на входе 6 и признак порогового кода, присутствует признак некомплектного кода. На втором такте к числу Л; добавляется (плп вычитается) число 1, если есть сигнал на входе 6, число (Я - д), при сигнале на выходе 13 и число Я - д+1), когда присутствуют оба сигнала.После двух тактов работы ха выходах сумматоров всех разрядов цифры представлены при положительном результате в прямом коде, при отрицательном - в коде дополнения до д - 1.Выдача результата из сумматора может производиться как в прямом, так и в инверсном коде. Для выдачи полокптельных чисел ха вход 8 устройства подается соответствующий управляющий сигнал признак либо прямого, либо инверсного кода). Для выдачи отрицательных чисел предварительно поступает управляющий сигнал на вход 10 и в сумматоре выполняется сложение по четвертому входу, в результате чего к содержимому сумматора 1 прибавляется число (Я - д). Затем происходит выдача. При этом для выдачи прямого кода на вход 8 необходимо подать признак инверсного кода и наоборот.Сложность предложенного устройства и прототипа оценивается числом базовых элементов при 9=16 и д - 10 для предложенного решения составляет 14,5, а для прототипа - 20. Таким образом, предложенное решение позволяет сократить расход элементов на 27,5%,Формула изобретения Арифметическое устройство, содержащее в каждом -м разряде двоичный сумматор, входы которого соединены с информационными шинами и с выходом переноса из (Е - 1) -го разряда, а выход - с входом элемента ИЛИ, узел инвертирования, выходы которого соединены с другими входами узла управления переносом и третьим входом двоичного сумматора, элементы И, ИЛИ, отличающееся тем, что, с целью упрощения устройства, в нем один из выходов узла управления переносом соединен с одним из входов элемента И, другой вход которого подключен к шине переноса из ( - 1)-го разряда, а другой выход узла управления переносом соединен с одним пз входов элемента ИЛИ, другие входы которого подключены соответственно к выходу переноса двоичного сумматора, к выходу элемента 11 и к управляющей шине устройства, а выход элемента ИЛИ соединен с четвертым входом двоичного сумматора.11 с"ночники информации, принятые во внимание прп экспертизе:1. Китов А. И. и Криницкий Н. А. Электронные цифровые машины и программирование. М.,959, с, 159 - 164.2. Аит. св. Ло 441562, 6 061 7/385, 1972.. Зенкеви дписноеССР аказ 129/13ЦНИИПИ Типограф р. Сапунов Изд.136сударственногопо делам из035, Москва, Ж Тираж 899комитета Совета Министро бретений и открытий