Накапливающий сумматор

Союз Соеетскии Социалистицескии Республик61) Дополнительное к авт. сви 22) Заявлено 04,01. 76 (2с присоединением заявки23) Приоритет 1) М, ли ЯОВГ 7 Гасударственный комитеСовета Мнннстраа СССРпо делам изобретенийи открытий(72) Авторы изобретени Заивител 54) НАКАПЛИВАЮЩИ УММАТОР Изобретение относится к области цифровой вычислительной техники.Известны накапливающие сумматоры параллельного действия, содержащие в каждом разряде элементы И и ИЛИ и счетный триггер, и,рассчитанные на параллельный ввод разрядов слагаемых. Слагаемые при этом вводятся в сумматор последовательно во времени. В этих случаях при образовании переноса на счетный вход триггера О ( й то разряда сумматора) одновременно могут придти перенос и второе слагаемое. Для исключения этого сигнал переноса, возникающий в этом случае при суммировании, в существующих схемах искусственно, за- й держивается и лишь потом поступает йа счетный вход триггера 1. оде схема 21. Недостатком таких устройств являетсяусложнение входной логики схем формиро- Ь вания переноса, что вносит дополнительнуюзадержку в цепи переноса и как следстви ухудшает временные характеристики су тора.Наиболее близким техническим решениемк изобретению является накапливающий сумматор, содержащий в каждом разряде счетный триггер, элементы И и ИЛИ. Счег ный вход счетного триггера соединен с выходом первого элемента ИЛИ, первый вход которого соединен со входом соответствую щего разряда слагаемого и первым входом первого элемента И. Второй вход первого элемента ИЛИ подключен к выходу переноса из предыдущего разряда сумматора.О Единичный выход счетного триггера, соединен с первым входом второго элемента "И", выход которого соединен с выходом переноса из данного разряда сумматора 31.Такой сумматор содержит в каждом раэ ряде элемент задержки, что усложняет е,мма ры, в которыхс пол ьзованыпр остранениеия сигнала перования переинверторы,установленные Известны также суммато для управления переносом и шины гашения переноса, рас прямого и обратйого значен реноса. При этом для форми носа использованы вентили, схемы сборки и совпадения,формирования сигнала пе55736 2 кснструкцию сумматора и ухудшает его надежность. Цель изобретения - повышение надежности и упрощение сумматоров.Для достижения этой цели каждый разряд сумматора дополнительно содержит 5 элемент НЕ и второй элемент ИЛИ, входи которого подключены к выходам переноса из предыдущего разряда сумматора а Вы , ход - ко второму входу первого элементаИ, выход которого подключен к другому выхо- тО ду переноса из данного разряда сумматора и через элемент НЕ к первому разрешающет 4 у входу счетного триггера, второй разрушающий вход которого соединен с шиной разрешения сложения, Третий вход первого 5 элемента ИЛИ соединен с другим выходом переноса с., преди", ета разряда сумматс ра, Вых Од пе . вотО э;ем .:а Ч Л л подкптО щ чен ко второму входу второго элемента И.На чертете приведена функцОнаптятая м схема трех рязрядов накапливаюпего сумма тора, т де Обозначены 1-3 - разряды накаплиэ.,ающего сумматора, 4-6 - счетные триггеры, 7-12 - элементы И, 13-18- элементы ИЛИ, 3 9-21 э;емеиты НЕ, 22, 25 23, 24 - входы соответствующих разрядов слагаемого и 25 - шина разрешенття сложения.ассмотримФ;.й разр."д сумматора (2),тР с, 11 % три 1",. 5 единичный ЗО выход которо;о соед.пеп со входом элемента И , другой вход которого Г одкпючеп к выходу элемента ИЛИ 15, подключенный к . тат: Ом."; вх, ду три;гера 5, Йервьй и вто р,ы входь: эементов ИЛИ 15 и 16 подкпдо Зб чены ко входам переноса из предыдущего- 1) - т О разряда. Третий вход элемента ИЛИ 15 подключен ко входу 23 соответствующего=го разряда сна аемого, который подключен ко входу элемента И 10, 40 Оругой вход последнего соединен с выходом эпемепта ИЛИ 16, Выход элементаИ 10 через элемент НЕ 20 подкщочен краэрешатощему входу триггера 5, другой разрешающий вход которого соединен с ши иой разрешения сложения 25. Выходы элем-нтов И 9;: 10 являются выходами переноса в последующий ( 1 +1) =й разряд сумматора.В качестве счетного триггера может бытьф1 спольэована универсальная триггерная схемаимеющая один счетный вход и два разрешатсщих входа (например, 1 К-триггер).Слагаемые а и в поступают по входам.22-24 пес;едоватепьно, одно за другим.При этом сложение первого и второго спага."мых Осуществляется при педаче сигналаи цчуПрометк.,точный "1 =-й разряд сумматораработает ".лапуешим Образом. 1 Ъпустим, что на вход разряда 2 поступают слагаемые, имеющие следующие эначепервое слагаемое 0=1, второе слагаемое ц; =1. Ввод слагаемых осуществляется через элемент ИЛИ 15. Слагаемые поступают на счетный вход триггера 5 и на один из входов элемента И. При этом с единичного выхода триггера 5 на элемент И 9 поступает сигнал фразрешение переноса". Вслед за первым второе слагаемое также поступает на счетный вход триггера 5 и на элемент "Иф 9.1 В результате совпадения двух сигналов на выходе элемента И 9 образуется сигнал переноса, распространяющийся по цепи сквозного переноса в сторону старших разрядов, После прихода импульса по шине 25 значение суммы появляется па выходе счеч- ного разряда. При этом запирающий сигнал с его счетного выхода поступает на один иэ входов элемента И 9, Если со стороны предыдущего ( 1 - 1) -го разряда 1 сигнал переноса (по одной из шин переноса ипи по двум шинам одновременно не поступал, то на выходе элемента И 9 будет запрещающий потенциал, который передается по одной из шин перенос а ( .и; ) в старший (+1) -й разряд 3 и на элемент НЕ 20.Запрещающий потенциал на выходе элемента НЕ 20 иивертируется, и в виде разрешающего потенциала подается на разрешающий вход триггера 5 данного 7 -го разряда, За вторым слагаемым следует импульс по шине 25, По окончании импульса по шине 25 информация на выходе данного счетного разряда 3, Если со стороны предыдущего ( 1 -1)-го разряда 1 поступил сигнал переноса (по одной иэ шин или по двум шинам одновременно), то этот сигнал, пройдя элементы ИЛИ 16 и И 10, формирует на выходе элемента И 10 разрешающий потенциал, который является сигналом переноса для следующего ( т +1)-го разряда 3. Кроме того, разрешающий потенциал с выхода элемента И 10 поступает на элемент НЕ 20 и инвертируется. В результате сформированный запрещающий потенциал с выхода элемента НЕ 20 поступает на разрешаюптий вход триггера 5 данногот -го разряда 2. Спедуюнтий эа вторым слагаемым импульс но шине 25 не меняет состояния триггера 5 данного 1 -го разряда 2, Это состоятие тритгера 5 остается неизменным, как дпя случая д= О, так и для случая О = 1. Б обоих случаях на выходе триггера 5 получают значение сумлы.Все другие разряды сумматора работают аналогично.Исключение из всех разрядов накапливающего сумматора элементов задержки позволяет повысить надежность сумматора в целом, так как надежность этих элементов значительно ниже, чем надежность всех остальных элементов сумматора (например, выполненных в интегральном исполнении), и упростить его структуру.1 Оформула изобретенияНакапливающий сумматор, содержащий в б каждом разряде счетный триггер, элементы И и ИЛИ, причем, счетный вход счетного триггера соединен с выходом первого элемента ИЛИ, первый вход которого соединен со входом соответствующего разряда слагаеО мого и первым входом первого элемента И, второй вход первого элемента ИЛИ подключен к выходу переноса иэ предыдущего раз ряда сумматора, единичный выход счетного триггера соединен с первым входом второго элемента, И, выход которого соединен с выходом переноса из данного разряда сумматора, о т л и ч а ю ш и й с я тем, что,с целью повышения надежности и упрошециясумматора, каждый разряд его дополнительно содержит элемент НЕ и второй элементИЛИ, входы которого подключены к выходам переноса из предыдущего разряда сумматора, а выход - ко второму входу первого элемента И, выход которого подключенк другому выходу переноса иэ данного разряда сумматора и через элемент НЕ к первому разрешающему входу счетного триггера, второй разрешающий вход которогосоединен с шиной разрешения сложения;третий вход первого элемента ИЛИ соединен с другим выходом переноса из предыдущего разряда сумматора; выход первогоэлемента ИЛИ подключен ко второму входу второго элемента "И".Источники информации,. принятые во внимание при экспертизе:1. Папернов А. А. Логические основыЦВТ". МСов.радио 1972 гс. 159,2. Гаврилова Ю. В. и др. "Арифметические устройства быстродействующихЭЦВМ, М "Сов.радио", 1970 г с. 5461.3, Авторское свидетельство СССР256367, кл, 606 Р 7 г 5 Г 1968 г.557362 осФавитель В. Березкин хред А. Демьянова Кор Утехин едакто Заказ 848(59 ЦНИИГ 1 И8818 Подпорно комитета Совета Миетений и открытий 5, Раушская иабд, 4 Тираж Государственного по делам изоб 13035, Москва, Жнистров СССР Филиал ППП Патентг. Ужгород, ун. Проектн