ZIP архив

Текст

ОП ИСАНИ Е цб 4 Ц 73ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сова Советских Социалистических(088.8) бликовано 30,12.76, Бюллетень Мо 4 по аелам изобретений и открытийДата опубликования описани 01.7(54) СУ 15 Изооретение относится к вычислительной тсхнике.По основному авт. св. Ма 519709 известен сумматор, содержащий в каждом разряде счетный триггер, выполненный на элементах И - НЕ и дополнительные элементы И - НЕ, причем в счетном триггере первые входы первого и второго элементов И - НЕ подключены к тактовой шине, а выходы - к первым входам третьего и четвертого элементов И - 1 НЕ соответственно, второй вход третьего элемента И - НЕ соединен с выходом четвертого элемента И - НЕ, а второй вход четвертого - с выходом третьего и первым входом пятого элемента И - НЕ, второй вход которого подключен к выходу первого, а выход - к первому входу шестого элемента И - НЕ, второй вход шестого элемента И - НЕ подключен к выходу второго, а выход - к второму входу второго и входу седьмого элементов И - НЕ, 2 выход седьмого элемента И - НЕ соединен с вторым входом первого элемента И - НЕ, шина слагаемого и шина переноса из младшего разряда подключень: к входам первого дополнительного элемента И - НЕ, а шины ин версии слагаемого и инверсии переноса из младшего разряда подключены к входам второго дополнительного элемента И - НЕ, а выходы дополнительных элементов И - НЕ подключены к третьим входам соответствен но второго и шестого и первого и пятого элементов И - НЕ, выходы шестого и седьмого элементов И - НЕ являются выходами переноса и инверсии переноса в старший разряд.Известный сумматор не позволяет после сложения осуществить сдвиг информации.Целью изобретения является расширение функциональных возможностей устройства.Это достигается тем, что в каждый разряд предлагаемого сумматора введены два элемента И - НЕ, первые входы которых объединены и подключены к шине разрешения переноса, вторые входы подключены соответственно к шинам инверсии переноса и переноса из младшего разряда, а выходы соединены с четвертыми входами первого и второго элементов И - НЕ, входящих в состав счетного триггера, а третьи входы дополнительных элементов И - НЕ объединены и подключены к шине разрешения сложения.На чертеже изображена функциональная схема т-го разряда сумматора.Элементы И - НЕ 1 - 7 образуют счетный триггер; 8, 9 - дополнительные элементы И - НЕ; 10, 11 - вновь введенные элементы И - НЕ.Выходы элементов И - НЕ 7, 1 и 5 являются выходами суммы переноса и инверсии переноса в старший разряд из данного разряда. Тактовая шина подключена к входамэлементов И - НЕ 2 и 3, шины слагаемого и инверсии слагаемого соответственно к входам элементов И НЕ 8 и 9, шина переноса из младшего разряда - к входам элементов И - НЕ 8 и 10, шина инверсии переноса из младшего разряда - к входам элементов И - НЕ 9 и 11, шина разрешения сдвига подключена к входам элементов И - НЕ 10 и 11, а шина разрешения сложения - к входам элементов И - НЕ 8 и 9.В режиме сложения на шину разрешения сдвига подан сигнал, равный логическому нулю, а на шину разрешения сложения - сигнал, равный логической единице. Из анализа чертежа видно, что элементы И - НЕ 1, 4, 5, 8 и 9 образуют комбинационную схему выработки сигнала переноса. Поскольку вначальный момент времени тактирующий сигнал отсутствует, равен логическому нулю, то на выходах элементов И - НЕ 2 и 3 - логическая единица и связи с выходов этих элементов на входы элементов И - НЕ 1 и 4 не влияют на формирование сигнала переноса, а в момент изменения состояния триггера под действием тактирующего сигнала эти связи позволяют запомнить предыдущее значение сигнала переноса на время действия тактирующего сигнала, т. е. сигнал переноса меняет свое знаене в тот ое времени, когда отсутствует тактирующий сигнал, С приходом тактирующего сигнала появление на выходе элемента И - НЕ 2 логического нуля происходит в случае, если триггер памяти находится в единичном состоянии, а значения сигналов переноса и второго слагаемого не равны между собой, аналогично, появление логического нуля на выходе элемента И - НЕ 3 происходит в случае, если триггер памяти находится в нулевом состоянии, а значения сигналов переноса и второго слагаемого опять не равны между собой, Таким образом, с приходом тактирующего сигнала в триггере образуется результат суммирования предыдущего значения триггера со значениями второго слагаемого и переноса.В режиме сдвига а шину разрешения сдвига подан сигнал, равный логической единице, а па шину разрешения сложения - сиг 5 1 О 15 20 25 зо 35 40 45 нал, равный логическому нулю, который закрывает элементы И - НЕ 8 и 9. В этом случае значение сигнала на выходе элемента И - НЕ 1 совпадает со значением сигнала на выходе триггера и запоминается на время действия тактирующего сигнала. Поскольку выходы элементов И - НЕ 5 и 1 предыдущего разряда соединены с входами элементов И - НЕ 11 и 10 данного разряда, то с приходом тактирующего сигнала логический нуль на выходе элемента И НЕ 3 данного разряда появится в случае, если триггер этого разряда находится в нулевом состоянии, а триггер предыдущего разряда в единичном состоянии. Аналогично, логический нуль на выходе элемента И - НЕ 2 данного разряда появится в случае, если триггер этого разряда находится в единичном состоянии, а триггер предыдущего разряда в нулевом состоянии. Это соответствует сдвигу информации из предыдущего разряда в данный. Процесс сдвига в остальных разрядах происходит аналогичным образом.Таким образом, данное устройство позволяет не только суммировать коды чисел, но и последовательно сдвигать информацию, находящуюся в триггерах памяти сумматора, что ведет к расширению функциональных возможностей устройства,Формула изобретенияСумматор по авт. св. Мо 519709, отл ич аю щ и й с я тем, что, с целью расширения его функциональных возможностей, в каждый разряд сумматора введены два элемента И - НЕ, первые входы которых объединены и подключены к шине разрешения переноса, вторые входы подключены соответственно к шинам инверсии переноса и переноса из младшего разряда, а выходы соединены с четвертыми входами первого и второго элементов И - НЕ, входящих в состав счетного триггера, третьи входы дополнительных элементов И - НЕ объединены и подключены к шине разрешения сложения.Источники информации, принятые во внимание при экспертизе:1. Авт. св. СССР Мо 519709, кл. б 06 Г 7/50, 1972 (прототип).аказ 28 сное ография, пр. Сапунов Изд. Ъго 1898 ПИ Государственного комите по делам изобретени 113035, Москва, Ж, РаТираж 864а Совета Министров СССРи открытийшская наб д 4/5

Смотреть

Заявка

2067386, 11.10.1974

ВОЙСКОВАЯ ЧАСТЬ 44388-Р11

ГРЕХНЕВ ВЛАДИМИР АЛЕКСЕЕВИЧ, ПАВЛЮЧЕНКОВ НИКОЛАЙ ПАВЛОВИЧ

МПК / Метки

МПК: G06F 7/50

Метки: сумматор

Опубликовано: 30.12.1976

Код ссылки

<a href="https://patents.su/3-541173-summator.html" target="_blank" rel="follow" title="База патентов СССР">Сумматор</a>

Похожие патенты