Комбинационный сумматор

(51) 4 С 06 ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ П(НТ СССР ПИСАНИЕ ИЗОБРЕТ ВТОРСКОМУ С 8 ИДЕТЕЛЬСТВУ 1(57) Изобретение относится к вычислительной технике и может быть ис -пользовано в процессорах ЭВМ. Цельизобретения - повышение быстродействия и надежности комбинационногосумматора за счет индикации моментовокончания переходных процессов, Комбинационный сумматор содержат в каждом разряде двадцать восемь МОЛ-транзисторов 1-28, четыре нагрузочныхэлемента 29-32 и два элемента НЕ 33и 34, Сигналы на парафазных выходахсуммы сумматора используются для индкации момечтов окончания переходныхпроцессов. 1 ил,ехнически5 20 ное состояние 1 ) )(ргтение отцосится к вычислитс)л,нс) Р тсхнис с и 1 пе т быть ис польэовацо в процесс)рах циФроньх ЭВМ.1,е:. и Обр,сн я - поцьппение быст),)де;с гия ц нас)(ности комбинациоц -Ного с, мма тора эа ссет индикации моМсцтоя ОК О Цса Ис ПЕРЕХОДНЫХ ПРОЦЕС - он а чс)ртежс престаг)пс ца схема одпсго р.)ряда комбинационного сумматора.Кажд й разряд комб)гцационного суммат (ра сс деркит И 11-транэистс)рь 1-28, нагруэсч)ц 1 эементы 29-3."., элементы НЕ 3) - Зс входы;)р 1 мь)х и ицверсцьх эцачец.)й первого а а и второго Ь, с) с ца аем) и перенос э предыдуще О разр)с;а р выхо;н прямых и цнверс - цых пначен.1 сЪмь даццого разряда в, . - 1 1;ереноса в слеуюпий разряд.-(1 Р:усмма ор работает следующим образом, В интерваць времсни между двумя ПОС)ЕДОВаТЕ)ЬНЬМИ СУММИРОВс НИЯМИ СУММаТОР НСХОДИТСс В ИНЕРТНОМ СОСТОЯНИИ,цхс)де )лсмсцта НЕ 34 сохраняется эна 11 11чеццс О до тех пор, пока все входысумматора не возвращак)тся в инертноесос тояцие. Если ца цходь раряда сумматора цсд:ется рабочий набор сигналов, в котором значение "1" появляется на однм прямом и двух инверсных входах(цапример, а=Ь=р= и а=Ь=р=О), то навходе элемента НЕ 33 устанавливаетсяэцачсние 11011, а на его выходе я - значсню 1, в результате чего от)срываютсн транзисторы 19, 20 и 9 и наВЬХОДЕ Р УСтаисВЛИВаЕ 1 СЯ ЗцаЧЕНИЕ"О", Так как один иэ транзисторов 27и "8 открыт и два иэ транзисторов23 - 2 б также открьпы значение "О"ца входе элемента НЕ 33 сохраняетсядо тех цор, пока все входы сумматора не возвращаются в инертЕсли на входы разряда сумматора подается рабочий набор сигналов, в котором значение появляется напри которо.) ца входы каждого разряда по-,:;с ся след,ю;,а комбина,ия вход" цых с:.гна;) )г., е=а=Ь=Ь=О, р=р=1. Прц : гс.м трацэцстсрь) -2 закрыты и нз Если 1 нходы раэряга сумматорагодаетсл ед)ццчный рабочии наборсигнэло) а=Ъ=р=- и а=Ь=р=О то транэст 1 рь 1-8 открьваются и ца вьгходер и цх-де леме,(та НЕ 3.) устанавсп 1 -в)етс.эцаче)с)п онпиа;а, соответ -1 -,11СТВУ )ЩРГ,Г)ОГИЧС:Сс)МУ Оа Нсс ВЬХС)11, 11де э 3) ацецие ), 1)и этм От -крьва) ся тгоня)с торы 19 ц 20. и,ц,) "; )льк ) тсэ эи торы 3с.ч и с. )2",та:же . Ткр ты, ц, вход- эсь мента)с 11НЕ 33 с)хр. - Няется зцачецие о доТЕХ Пор ) ОСс) Гсд В ХС)ды СуММсСТОа НСРОЗ) ращс)сТГ 1 В цц(рТНОЕ С С)1 ТС) я НИЕ,Есц; ц;): х )ды паря, э суммато 1 а цу:,о)с)5) рабочЙ нс)бор сигЬ=р=О и а=Ь=)=1, го ) тк рыр цэи,горы 1( -( и на выход гс; эцгмец а НЕ 3( цоявлястс;я 11 11д, а на выхс де э - эначс - 11 ри этс 1 м открывак)тся траци 2 и поскольку трацэи. - 2) 1 28 П(сжЕ с)ГКНЫТЫ, НЛ пода Е я я палов а=. ваются1р и вх.) энлченисние 1 зис торы торы 5 ВЬХ, ).а;.,с(,с,1), ;с) НаВЛИН 1 Ю С Я ПУЛсь - ные зца;. Иия ьэ=01 е на )зь ходах переноса - -.динчцые р =р( - ( двух прямых и одном инверсном входе(например, а=Ьр=1 и а=Ь=р=О), то навходе элемента НЕ 3 появляется зна11 1чение О , а на его выходе в - значение "1" в результате чего открываются транзисторы 21, 22 и 18 и навыходе р устацавливается значение"О", Так как один из транзисторов 27и 28 открыт и два из транзисторов 2326 также открыты, значение "О" на входе элемента НЕ 34 сохраняется до техпор, пока все входы сумматора не возврэпаются в инертное состояние.40 Таким образом, рабочее состояниевьходов в и в каждого разряда сумматора устанавливается только после тогс), как все его входы гереходят из ицс"ртного состояния в рабочее. Притом рабочее состояние выходов пере( - (цо,.а в следующий разряд р и р провернется в следующем разряде, Переход 50г)ьхс .Сэв в и в каждсгс разряда из рабочего сос.тояния в инертное происходит после того как на всех его входах устанавливается инертное состояние. 1 Оэтому в предлагаемом сумматоре Индикация моментов окончания переход)цых процессов осуществляется по состоянию прямых и инверсных выходов ,;(ммы всех разрндсн и переноса изстаршего разряда55276изобретения Формул Комбигационцый сумматор, содержащий н каждом разряде восемнадцать МО 1-трацзисторов и четыре нагрузоч 5 ных элемента, причем затворы первого, второго, третьего и четвертого транзисторов объединены и подключены к прямому входу первого слагаемого данного разряда сумматора, а затворы пятого, шестого, седьмого и восьмого транзисторов - к прямому входу второго слагаемого данного разряда сумматора, затвор девятого транзистора 15 соединен с прямым выходом суммы данного разряда сумматора, затворы десятого, одиннадцатого, двенадцатого и трицадцатого транзисторов объеди - иены и подключены к инверсному вхо ду первого слагаемого данного разряда сумматора, а затворы четырнадцатого, пятнадцатого, шестнадцатого и семнадцатого транзисторов - к инверсному входу второго слагаемого 25 данного разряда сумматора, затвор восемнадцатого транзистора соединен с инверсным выходом суммы данного разряда сумматора, первый вывод первого нагруэочного элемента сое динен с истоками первого и десятого транзисторов, первый вывод второго нагрузочного элемента соединен с истоками второго и одиннадцатого транзисторов, первый вывод третьего на 35 грузочного элемента соединен с истоками третьего, четвертого, восьмого транзисторов и с инверсным выходом переноса в следующий разряд сумматора, первый вывод четвертого нагруэочного элемента соединен с истоками двенадцатого, тринадцатого, семнадцатого транзисторов и с прямым выходом переноса в следующий разряд сумматора, стоки первого и одиннадцатого транзисторов соединены между собой и с истоками пятого и пятнадцатого транзисторов, стоки второго и десятого транзисторов соединены между собой и с истоками шестого и четырнадцатого транзисторов, сток третьего транзистора соединен с истоком седьмого мого транзистора соединен с истоком двадцать восьмого транзистора и с прямым входом переноса из предьщущего разряда сумматора, затвордвадцать восьмого транзистора соединен с истоком двадцать седьмоготранзистора и с инверсным входомпереноса из предыдущего разрядасумматора,транзистора, исток восемнадцатоготранзистора соединен со стоками четвертого и восьмого транзисторов, стокдвенадцатого транзистора соединен систоком шестнадцатого транзистора,исток девятого транзистора соединенсо стоками тринадцаг; го и семнадца 30 того т 1)анзис торовс токи пятого и четчрцггд 1 ат го трап гцсторов объеггицены и подключг цы к инверсному входу переноса из предыдущего разряда сум 1 матора, а стоки шестого и ггяццдггатого транзисторов - к прямому входу переноса из предыдущего разряда сумматора, стоки седьмого, девятого, шестнадцатого и восемнадцатого тран - "исторов объединены и подключены к общг й шине сумматора, шина иитация которого подключена к вторым выводам всех нагрузочных элементов, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия и надежности комбинационного сумматора эа счег индикации момецтов окончания переходных процессов, в каждый разряд сумматоравведены два элемента 11 Е и десять МОПтранзисторов, причем исток первоготранзистора соединен с истоками девятцадцатого, двапцатого транзисторови с входом первого элемента 11 Е, выход которого соединен с прямым выхо -дом суммы данного разряда сумматораи с затворами девятнадцатого и двадцатого транзисторов, исток второготранзистора соединен с истоками двадцать первого и двадцать второго транзисторов и с входом второго элемента11 Е, выход которого соединен с инверсным выходом суммы данного разрядасумматора и с затворами двадцать первого и двадцать второго транзисторов,стоки девятнадцатого и двадцать первого транзисторов соединены между собой и с истоками двадцать третьего,двадцать четвертого, двадцать пятогои двадцать шестого транзисторов, стоки которых объединены и подключенык общей шине сумматора, а их затворысоединены и подключены соответственно к прямым и инверсным входам первого и второго слагаемьгх данного разряда сумматора, стоки двадцатого идвадцать второго транзисторов соединены меду собой и с истоками двадцать седьмого и двадцать восьмого транзисторов, затвор двадцать седь