Одноразрядный сумматор на моп-транзисторах

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 7 А 14 ЯО,(5 Н 4 С 06 ЮИ".8. 1ОБ(Т;." ., .;Е.;.й ПИСАНИЕ ИЗОБРЕТЕНД ВТОРСНОМУ С 8 ИДЕТЕЛЬСТВУ ческии СР3,86,(54) ОДНОРАЗРЯдНЫТРАНЗИСТОРАХ(57) Изобретениетельной технике УММАТОР НА МОПотносится к вычисли может быть исполь ОСУДАРСТВЕННЫЙ НОМИТЕТ ССС О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ(46) 30.11.88. Бюл. Мф 44 (71) Ленинградский электротехн институт нм. В.И.Ульянова (Лен (72) В.И.Варшавский, Н.А.Голди А.Ю.Кондратьев и Б.С.Цирлин (53) 68 1.325.5(088.8)(56) Авторское свидетельство С В 1325465, кл . С 06 Г 7/50,03.Авторское свидетельство ССС 9 1357945, кл. С 06 Р 7/50,07. зовано в процессорах ЭВМ. Цель изобретения - упрощение одноразрядногосумматора на МОП-транзисторах. Одноразрядный сумматор на МОП-транзисторах,содержит нагрузочные 1-3 и функциональные 4-11 МОП-транзисторы, выходы 12, 13 суммы 5; и переноса С;сумматора, входы 14, 15, 16 первогох и второго у; слагаемых и переноса С;, сумматора, Транзисторы 1,4,5образуют элемент РАВНОЗНАЧНОСТЬ 17,транзисторы 2,8,7 образуют элементРАВНОЗНАЧНОСТЬ 18. На выходе 12 суммы сумматора образуется функция 8;= х; О+ у; О+С;,. На выходе 13 переноса сумматора реализуется логичес- щкая функция С; = (х; Яу; ) Я; фх; Юу; ) х; .Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ.Цель изобретения - упрощение одноразрядного сумматора на МОП-транзисторах.На чертеже представлена схема одноразрядного сумматора на МОП-транзисторах.Одноразрядный сумматор на МОП- транзисторах содержит нагрузочные 1-3 и Функциональные 4-11 МОП-транзисторы, выходы 12 и 13 суммы (Б;) и переноса (С;) соответственно и входы 14, 15 и 16 первого (х;) и второго (у ) слагаемых и переноса(С;, ) соответственно. Транзисторы 4,5 и 1 и 6,7 и 2 образуют соответственно первый 17 и второй 18 элементы РАВНОЗНАЧНОСТЬ.Сумматор работает следующим образом.Значения слагаемых с входов х, и у; поступают на входы первого элемента 17 РАВНОЗНАЧНОСТЬ, значение с выхода которого поступает на первый вход второго элемента 18 РАВНОЗНАЧНОСТЬ, на второй вход которого поступает значение переноса с входа С;, . ;Таким образом, на выходе второго элемента 18 РАВНОЗНАЧНОСТЬ, т.е. на на выходе Б, суммы, реализуется функ цияБ; =х;О+у,О+С;,При нулевом значении на входах обоих слагаемых (х, = у; = 0) на затворе транзистора 10 имеется единичное значение с выхода первого элемента 17 РАВНОЗНАЧНОСТЬ, открывающее этот транзистор, а на выходе переноса - нулевое значение (С = О).Если на входе одного из слагаемых имеется единичное значение, а на входе другого слагаемого - нулевое значение (х; = 1, у, = 0 или х; = О, у; = 1), то на выходе первого элемента 17 РАВНОЗНАЧНОСТЬ имеется нулевое значение, которое, поступая на затвор тразистора 10, закрывает последний. Если при этом на выходе суммы имеется нулевое значение (Б; = О), что,очевидновозможно только при единичном значении на входе переноса (С; = 1), то закрыт и транзистор 8, затвор которого соединен с выходом суммы, и на выходе переноса будет единичное значение (С; = 1) . Если жена выходе суммы имеется единичноезначение (Б, = 1), что, очевидно,возможно только при нулевом значениина входе переноса (С 1, -- 0), то транзистор 8 открыт, а поскольку при этомоткрыт и один из транзисторов 9 нли11, на затворе которого имеется единичное значение с входа одного из 10 .слагаемых, а стоке - нулевое значение с входа другого слагаемого, навыходе переноса будет нулевое значение (С= 0) .При единичном значении на входахобоих слагаемых (х, = у= 1) на стоках транзисторов 9,10 и 11 имеютсяединичные значения и такое же значение будет на выходе переноса (С; = 1).На выходе переноса реализуется ло гическая Функцияс, = (х; Зу;)Б; 7 (х; Яу,)х;Транзисторы 9 и 11 подключены к 25 входам х, и упервого и второго слагаемых так же, как и транзисторы 4и 5, образующие первый элемент 17РАВНОЗНАЧНОСТЬ. Однако непосредственное подключение выхода первого эле" 30 мента 17 РАВНОЗНАЧНОСТЬ к стоку транзистора 8 вместо транзисторов 9 и 11недопустимо, При нулевых значенияхна входах обоих слагаемых (х, = у,= О) на выходе первого элемента 17РАВНОЗНАЧНОСТЬ должно быть единичноезначение, а на выходе переноса - нулевое значение (С = О), но при единичном значении на выходе суммы (8;- 1) это нулевое значение с выхода 40 переноса через открытый транзистор8 поступило бы на выход первогоэлемента 17 РАВНОЗНАЧНОСТЬ, что привело бы к искажению значения какна выходе первого элемента 17 РАВНОЗНАЧНОСТЬ, так и на выходе суммыи переноса.Формула изобретенияОдноразрядный сумматор на МОПтранзисторах, содержащий два элемента РАВНОЗНАЧНОСТЬ, четыре функциональных транзистора и один нагруэочный транзистор, причем входы первого и второго слагаемых сумматора соединены соответственно с первым и вторым входами первого элемента РАВНОЗНАЧНОСТЬ, выход которого и вход переноса сумматора соединены соответст1441381 Составитель А.КлюевРедактор Е.Копча Техред М.Дидык Корректор Л,Пилипенко Заказ 6289/52 Тираж 104 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4. венно с первым и вторым входами второго элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с выходом суммы сумматора и затвором первого Функционального транзистора, сток которого соединен с истоком второго функционального транзистора, а исток - с выходом переноса сумматора и истоком третьего функционального транзистора, затвор и исток которого соединены соответственно с выходом первогоэлемента РАВНОЗНАЧНОСТЬ и входом перного слагаемого сумматора, а исток - со стОком нагрузочного транзистора, исток которого соединен с шиной питания сумматора о т л и ч а ю щ и йФс я тем, что, с целью упрощения, истоки второго и четвертого функциональных транзисторов соединены между собой, а их затворы - .со стоками чет" 10 вертого и второго Функциональныхтранзисторов и входами соответственно первого и второго слагаемых сумматора.4