Накапливающий сумматор

(51)4 С 7/50, 7/6 ТЕНИЯ а чисГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР(56) Патент США Р 3735269,кл, 328/14, 193,Авторское свидетельство СССРВ 1335979, кл, С 06 Р 7/38, 198 54) НАКАПЛИВАЮЩИЙ СУММАТО 57) Изобретение относится лительной технике, а также можетбыть использовано в генераторах ицифровых синтезаторах частот (в чаности, в дробных синтезаторах частот). Цель изобретения - расширениеобласти применения за счет возможности использования в цифровых синтезаторах частот. Накапливающий сумматор содержит комбинационный сумматор1, регистр 2, блок 3 памяти, мультиплексор 4, информационный вход 5,дешифратор 6, счетчик 7, тактовыйвход 8, блок 9 управления, блок 1 Осинхронизации. 1 з.п. ф-лы, 2 ил.314993Изобретение относится к областивычислительной техники, а также может быть использовано в генераторахи цифровых синтезаторах частот (вчастности, в дробных синтезаторахчастот),Цель изобретения - расширение области применения путем обеспечениявозможности использования в цифровых 10синтезаторах частот.На фиг.1 представлена структурная схема накапливающего сумматора;на фиг.2 - структурная схема блокауправления, 15Накапливающий сумматор (фиг.1) .содержит комбинационный сумматор 1, ре- .гистр 2, блок 3 памяти, мультиплексор 4, информационный вход 5, дешифратор 6, счетчик 7, тактовый вход 8, 20блок 9 управления, блок 10 синхронизации.Блок 9 управления (фиг.2) содержит первый, второй и третий триггеры 11 - 13, элемент НЕ 14, первый и25второй элементы И 15 и 16.Накапливающий сумматор работаетследующим образом,На вход счетчика 7 и на вход блока 10 с входа 8 поступают тактовыеимпульсы, Каждый входной тактовый импульс переводит счетчик 7 в следующее состояние. Выходной сигнал счетчика 7 в параллельном коде непосредственно управляет, работой мультиплексора 4, блока 3 и дешифратора 6,Блок 10 формирует на выходах несовпадающие во времени импульсы. На входмультиплексора 4 подается многоразрядный код, 40Рассмотрим работу накапливающегосумматора во время действия одноготактового импульсаС помощью кодана выходе счетчика 7 выбирается соответствующая часть входного кода и соответствующая часть зоны памяти 3блока, в который информация была записана в соответствующем такте предыдущего цикла. С приходом от блока10 импульсов на тактовый вход ре"гистра 2 информация с соответствующей зоны памяти блока 3 переписывается в регистр 2 и пгступает на первыйинформационный вход сумматора 1. Навторой информационный вход сумматора1 через мультиплексор 4 поступает соответствующая ч;ггь кода, В сумматоре1 осуществляет 5 арифметическое суммирование трех чисел: поступающего с 35 4выхода регистра 2 на первый информационный вход сумматора 1, поступающего с мультиплексора 4 на второй информационный вход сумматора 1, поступающего с выхода блока 9 на вход переноса сумматора 1. С приходом на входы записи блока 3 и блока 9 с выхода блока 1 О импульса записи в соответствующую зону памяти блока З,которую определяет поступающий со счетчика 7 параллельный код, записывается код суммы трех чисел, а в триггер 11 блока 9 с выхода переноса сумматора 1 сигнал переполнения, Последний сигнал будет использоваться при суммировании чисел в следующем такте работы накапливающего сумматора,С помощью дешифратора 6 опознается начальное и конечное состояния счетчика 7, начало и конец цикла работы накапливающего сумматора. В начале цикла дешифратор 6 опознает нулевое состояние счетчика 7 и выдаетна первом выходе сигнал с уровнем логической единицы. В блоке 9 этот сигнал логической единицы инвертируется элементом НЕ 14, блокирует элемент И 15. Таким .образом, с приходомсигнала на тактовый вход блока 9 втриггер 12 записывается сигнал суровнем логического нуля,Во время других тактов цикла дешифратор 6 на первом выходе выдаетсигнал с уровнем логического нуля,Элементом НЕ 14 сигнал инвертируется, Полученный на выходе элемента НЕ14 сигнал с уровнем логической единицы пропускает через элемент И 15 сигнал с выхода триггера 11 на информационный вход триггера 12.Таким образом, с помощью дешифратора 6 и блока 9 на вход переносасумматора 1 подается сигнал логического нуля в начальном такте циклаи логический сигнал, соответствующийпредыдущему состоянию выхода переноса сумматора 1 в последующих гактахцикла работы накапливающего сумматора,На втором выходе дешифратора 6появляется сигнал с уровнем логической едйницы в последнем такте цикла.Этот сигнал пропускает в блоке 9 через элемент И 16 с выхода блока 10на вход записи блока 9 поступающийимпульс синхронизации, с помощью которого в триггер 13 записывается с5 14 выхода переноса сумматора 1 на первый вход блока 9 поступающий сигнал переполнения сумматора 1С выхода триггера 13 сигнал перепопнения поступает на выход накапливающего сумматора.При использовании накапливающего сумматора в схемах дробных, двухуровневых и многоуровневых синтезаторов частот информация о текущем состоянии накапливающего сумматора на соответствующие узлы может выводиться с информационного выхода сумматора 1,Формула изобретения1. Накапливающий сумматор, содержащий комбинационный сумматор, регистр, блок памяти, счетчик адреса, блок синхронизации и блок управления, причем выход сумматора соединен с .информационным входом блока памяти, адресный вход которого соединен с выходом счетчика, вход которого соединен с входом блока синхронизации и с тактовым входом накапливающего сумматора, выход регистра соединен с первым информационным входом комбинационного сумматора, первый выход блока синхронизации соединен с входом записи блока памяти,второй выход блока синхронизации соединен с тактовым входом регистра, о т - л и ч а ю щ и й с я тем, что, с целью расширения области применения путем обеспечения возможности использования в цифровых синтезаторах частот, в него введены дешифратор и мультиплексор, информационный вход которого соединен с информационным 99335входом накапливающего сумматора, аадресный вход - с выходом счетчикаадреса и входом дешифратора, входыблока управления с первого по пятый5соединены соответственно с первым ивторым выходами блока синхронизации, первым и вторым выходами дешифратора и выходом переноса комбинационного сумматора, второй информационный вход которого соединен с выходом мультиплексора, а вход переноса - с первым выходом блока управления, второй выход которого соединен с частотным выходом накапливающего сумматора, кодовый выход которого соединен с выходом комбинационного сумматора, выход блока памятисоединен с информационным входом20 регистра,2. Сумматор по п,1, о т л и ч аю щ и й с я тем, что блок управления содержит три триггера, два элемента И и элемент НЕ, причем выход25 первого триггера соединен с первымвходом первого элемента И, выход которого подключен к В-входу второготриггера, выход которого соединен спервым выходом блока, первый вход ко 30 торого соединен с С-входом первоготриггера и первым входом второго элемента И, выход которого подключен кС-входу второго триггера, выход которого соединен с вторым выходом блока, второй вход которого соединен сС-входом первого триггера, третийвход блока через элемент НЕ подключен к второму входу первого элементаИ, второй вход второго элемента И40 подключен к четвертому входу блока,пятый вход которого соединен с 0-входами первого и третьего триггеров.1499335 Составитель В,Березкиактор ЛГратилло Техред А.Кравчук Коррек симишинец писно КНТ СССР Гагарина,101 роизводственно-издательский комбинат "11 атент", г.уагоро Заказ 4694/47 Тирах 668НИИПИ Государственного комитет113035, Москва,о изобретениям и открытия 35, Раушская наб., д. 4/5