Вычислительное устройство

онных цифр ах и цифро , Цель изобр нальных во ения допол овых вывых измеетения - можнос- нительно строиств вчислительны маши борах рительных п расширение тей за счет беспе опер ации ал г еб ия операции алг ия. Устройство ва блока 3, 5 и ент И 7, два эл четыре элементского вычитат сумматор 1, ования, зле= ЗАПРЕТ 9, 1 О ЧА 10 ЦЕЕ ИЛИ 11 браиче одержи вентир ен ИС 4, Ус ения ами,х СУДАРСТВЕННЫЙ КОМИТЕТ О ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ АВТОРСНОМУ СВ(56) Авторское свидетельство СССРВ 1297035, кл. С 06 Р 7/50, 1985,Авторское свидетельство СССРУ 1208550, кл. С 06 Р 7/50, 1983,(57) Изобретение относится к вычислительной технике и может быть испзовано при реализации арифметическ,.801517024 аического суммироватроиство выполняет операции слои вычитания чисел с разными знапредставленных прямыми кодами,мирует результат в прямом коде.Изобретение относится к вычислительной технике и может быть использовано нри реализации арифметических устройств в электронных цифровых вычисли 5тельных машинах и цифровых измерительных приборах,Целью изобретения является расширение функциональных возможностейустройства за счет обеспечения дополнительно к операции алгебраическогосуммирования операции алгебраическоговычитания,На чертеже представлена блок-схема вычислительного стройства, 15Устройство содержит сумматор 1,вход 2 первого операнда, блок 3 инвертирования, вход 4 второго операнда, блок 5 инвертирования, выход 6результата, элемент И 7, выход 8 приз нака переполнения, элементы ЗАПРЕТ9 и 10, элементы ИСКЛЮЧАЮ 1 ЕЕ ИЛИ11-14, вход 15 знака первого операнда,вход 16 знака второго операнда, вход7 управления режимом и выход 18 зцака результатаУстройство работает следующим образом,Код перво о операнда А по входу2 поступает на первый вход сумматора 1. Код второго операнда В поступает но входу 4 ца информационный входблока 3 инвертирования, Знаки (Зн, Аи Зц. В,операщов по входам 15 и 16соответственно поступают на входы эле.мента ИСКЛОЧА 10 ЩЕЕ ИЛИ 12, При этом,если ца выходе 17 есть нулевой сигнал,то устройство выполняет операцию алгебраического сложения, а если на входе 17 есть единичный сигнал, то уст в 40ройство выполняет операцию алгебраического в .чцтация,Пусть ца входе 17 присутствует нулевн сигнал, означающий, что устройство выполняет операцию алгебраическо г ело-:.:сцця, При одинаковых Зн,А иЗн, Б н входах элемента ИСКЛ 10 ЧА 10 ЩЕЕ1:111 2 ,;новременцо присутствуют двалогич.скцх вО (что соответствует пололзп ольным знакам) или две логические"1" (что соответствует отрицательнымзцакгч), В этом случае на выходе элемента 11 СКПЮЧА 01 ЕЕ ИЛИ 12 присутствует,поги: с. кон "0", который поступает нап рвый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ51, на втором входе которого также логцч скцй "0" с входа 17. Следовательно, нз выходе элемента ИСКЛ 10 ЧАОЩЕЕ ИЛИ1 - логическци "0", который поступает на управляющий вход блока 3 инвертирования, Поэтому код второго операндане инвертируется. Логический "0" с выхода элемента ИСКЛЮЧА 10 ЩЕЕ ИЛИ 11 поступает также на вход элемента Ина выходе которого формируется логический "0". С выхода элемента И 7логический "0" поступает на вход переноса сумматора,1 и на первый входэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14. При этомна выходе 18 Зн.С результата устройства повторяет значение на входе 16Зн,В, так как на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 поступают соответственнологической "0" с входа 17 и логический "0" или логическая "1" с входа16 Зн,ВСледовательно, Зц,С=Зн,В,Логический "О" с выхода элементаИСКЛ 10 ЧАОЩЕЕ ИЛИ 11 поступает на инверсный вход элемента ЗАПРЕТ 9 иразрешает прохождение сигнала с выхода переноса сумматора 1 на выход 8,Б этом случае выход 8 может быть использован для отображения (и+1)-горазряда при суммировании п-разрядныхдвоичных чисел, что исключает выдачунеправильного результата при сложении,Кроме этого, логический "0 с выхода элемента ИСКЛЮЧЖОЩЕЕ ИЛИ 11 поступает на прямой вход элемента ЗАПРЕТ10, вследствие чего на его выходе формируется логический 0", который поступает на управляющий вход блока 5инвертирования и запрещает инвертирование результата суммирования,Таким образом, в случае выполненияоперации алгебраического суммированияпри совпадении знаков слагаемых кодрезультата С представляет собой сумму прямых кодов операндов н и В. Значение на выходе 18 повторяет значениена выходе 16,При Зн,А=Зн,В(-А) + (-В) = - (А+В),При разных Зн,А и Зн,В на входахэлемента ИСКЛЮЧАКЩЕЕ ИЛИ 12 присутствуют противоположные сигналы, что вызывает появление на его выходе логической "1", Эта логическая "1" поступаетна первый вход элемента ИСКЛОЧАЮЩЕЕИЛИ 11, на втором входе которогоесть логический "0" с входа 17, Приэтом на выходе элемента ИСКЛЮЧАКЩЕЕИЛИ 11 формируется логическая "1",которая поступает на управляющий входблока 3 инвертирования, Поэтому навторой вход сумматора 1 поступает ицвертированный код операнда В, Если1 АВ 1, то на выходе переноса сумматора 1 формируется сигнал в виделогической "1". Этот сигнал поступаетна первый вход элемента И 7, прямой5вход элемента ЗАПРЕТ 9 и инверсныйвход элемента ЗАПРЕТ 10, При этом логическая "1", которая поступает наинверсный вход элемента ЗАПРЕТ 9 свыхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11,запрещает прохождение сигнала на выход 8 признака переполнения. В этоже время на второй вход элемента И 7поступает логическая "1" с выходаэлемента ИСКПЮЧАКЦ 1 ЕЕ ИЛИ 11, которая разрешает прохождение логической"1" на выход элемента И 7 и далее навход переноса сумматора 1, Таким образом, на первый вход сумматора 1 поступает прямой код операнда А, навторой вход - инверсный код операндаВ а на вход переноса - логическая"1"На выходе сумматора 1 формируется разность операндов А и В в прямом 25коде, Присутствие логической "1" наинверсном входе элемента ЗАПРЕТ 10вызывает пояление логического "0" наего выходе, который поступает на управляющий вход блока 5 инвертирования,30В этом случае прямой код разности операндов А и В поступает с выхода сумматора 1 на выход 6 результата устройства,Знак результата устройства опре 35деляется состоянием сигналов на входах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 14 и 13,На первый вход элемента ИСКЛЮЧАКЩЕЕИЛИ 14 с выхода элемента И 7 поступает логическая "1", На второй вход40этого элемента поступает сигнал свыхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13,который повторяет сигнал на входе 16,так как на втором входе элемента ИСКЛЮЧАКЩЕЕ ИЛИ 13 присутствует логический "0" с выхода 17 Присутствие логической "1" на первом входе элементаИСКЛЮЧАЮЩЕЕ ИЛИ 14 вызывает инверсиюсигнала с выхода элемента ИСКЛЮЧАКЦЕЕИЛИ 13, Таким образом, на выходе 18 50формируется инверсия сигнала с входа 16. 55 Следовательно, при 1 А 1 ) 1 Ьи Зн,АФ 43 н,В( А) + (-В) = - (А-В)Если 1 А 1 с 1 В 1, то на выходе переноса сумматораприсутствует логический "О", а на выходе сумматора 1 формируется инверсный код разности операндов А и В,Логический "О" с выхода переносасумматора 1 поступа.ет на первый входэлемента И 7, прямой вход элементаЗАПРЕТ 9 и инверсный вход элемента ЗАПРЕТ 1 О. В резулвтате этого на выходе 8 будет логический "0", а на выходе элемента И 7, а следовательно, ина входе переноса сумматора 1 такжебудет логический "0", При наличии логической "1" с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 на прямом входе элемента ЗАПРЕТ 10 на его выходе формируется логическая "1", которая поступает на управляющий вход блока 5 инвертирования,При этом инверсный код разности операндов инвертируется блоком 5 инвертирования и на выходе 6 появляетсяпрямой код разности операндовПрисутствие логического "0" напервом входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ14 вызывает повторение сигнала с выхода элемента ИС 1 ПЮЧАОДЕЕ ИЛИ 13, который повторяет сигнал с выхода 16,так как на первом его входе присутствует логический "0" с входа 7,Таким образом, при 1 АсВиЗн,АЗн,В есть Зн,С=Зн,В и(+А) + (-В)= + (А-В) = - (В-А),Пусть на входе 17 присутствует единичный сигнал, означающий, что устройство выполняет операцию алгебраического вычитанияПри одинаковых Зн,.", и Зн,В на входах элемента ИСКЛ 1 ОЧАЮЩЕЕ УИ 12 присутствуют одновременно два логических"0" или две логические "1". На выходеэлемента ИСКПЮЧА 1 ДЦЕЕ иЛИ 2 - логический пО, который поступает н первыйвход элемента ИСКЛ,ОЧА,ОЦЕЕ ИЛИ1, навтором входе которого есть логическая"1" с входа 17 устройства, Тогда навыходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11логическая "1", которая поступает науправляющий вход 5 лока 3 инвертирования, вследствие чего код второго операнда В инвертнруется, Логическая "1"с выхода элемента ИСКЛЮЧАХ 61 ЕЕ ИЛИ 11поступает на инверсный вход элемент,ЗАПРЕТ 9, поэтому на выходе 8 - логический "0", Если 1 А ) 1 В 1, та на выходе переноса сумматора 1 формируется логическая "1", которая проходит через злемент И 7 и поступает на вход переносасумматора 1, При этом на выходе суммтора 1 будет прямой код разности апе 1517024рандов А и ВВ это же время на инвер 1сном входе элемента ЗАПРЕТ 10 присутствует логическая "1" с выхода переноса сумматора 1, вследствие чего на его выходе будет логический "О". Этот логический "О" поступает на управляющий вход блока 5 инвертирования, который обеспечивает прямой код разности операндов А и В на выходе 6. Знак резуль-О тата устройства при этом определяется состоянием сигналов на входах элемен-, тов ИСКЛ 10 ЧАХЦЕЕ ИПИ 14 и 13. На первый вход элемента ИСКЛЮЧАПЦЕЕ ИПИ 14 поступает логическая "1 с выхода элемен 5 та И 7, а на второй вход поступает сиг-. цы с выхода элемента ИСКЛ 10 ЧАЮЩЕЕ ИЛИ 13, т,е, инверсия значения Зц,В, так как н первом входе элемента ИСК 1110 ЧАЮЦЕЕ Иг 111 3 присутствует логическая "1" с входа 17, Присутствие логической "1" ца первом входе элемента ИС 1 й 1 ОНАЯ 1 ЕЕ ИЛИ 14 вызывает инверсию сиг ла с выхода элемента ИС 1 ЛОЧА 1 ОЩЕЕ ,.111 13, т,е, Зн,С=Зн,В, 25Поэтому приА3и Зц,А=Зн,Б(;,) ( В): (А В).Прп ; 13ца выходе сумматора 1цв;тся ицверсыи код разности опеОрпццоз Л и В, а на выходе переноса сумзт ро 1 формируется сигнал логическо 0, Этот сигнал поступает на пер.ггй ход элемента И 7 и инверсный входзле.ецт ЗАПРЕТ 1 О, На прямом входезлесига ЗАПРЕТ 10 присутствует логи 35"1" с выхопа элемента 1 С 1 П 10 ЧАтЮ И 1 П 1 11, В результате ца выходе",е,сцт;. ЗАПРГТ О формируется логичеси т "1", которая при поступлении науправляющий вход олока 5 пнвертирует.:.вякай код сумматора 1, Б результацц ,коде 6 будет прямой код развлцо: рандов А и, Логическийс ыг;олп элемента И 7 поступает ца пере,.;,;э т, элемента тСКЛ 10 ЧАОЩЕЕ ИЛИ 14,1 гцп ц, ром входе которого присутствует."рг.ц.,е значение Зц, 1, поступающев:;од 6 Б этом случае на иыхо 18 - пцперсцое значение знака вто 1 го оп;рацда, поступающего ца входО, т,е, Зц.С=Зц,В, Следовательно,и Зц,А=Зц,В,г:,) . ,+ ) : - ;А В) = - (В-А);( А, - (-) = + (А-В) = + (В-А)11 рц разгц:чцьгх Зц,А и Зн,В на вы 55коде элемента СКЛОЧИХЦЕЕ Лг 12 форо 1н.прге."сц гццл 1 ческая 1и выходем цт 1,1 С.,101 АО,ЦЕЕ ИЛИ 11 - логический "О"; который поступает на уп-равляющий вход блока 3 инвертирования,В этом случае на второй вход сумматора 1 поступает прямой код операнда Ви на выходе сумматора 1 будет код суммы операндов А и В и сигнал с выходапереноса сумматора 1, При этом на инверсном входе элемента ЗАПРЕТ 9 естьлогический "О, который разрешает прохождение сигнала с выхода переносасумматора 1 на выход 8. Вместе с темлогический цО" с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 запрещает прохождение сигнала с выхода переноса сумматора 1 через элемент И 7 и формируетна его выходе логической "О", которыйпоступает на вход переноса сумматора1 и ца первый вход элемента ИСКПЮЧАКЦЕЕ ИЛИ 14,Наличие логического "О" на прямомвходе элемента ЗАПРЕТ 1 О с выходаэлемента ИСКП 10 ЧАЮЩЕЕ ИЛИ 1 вызываетналичие логического цО" на его выходе и управляющем входе блока 5 инвертирования, В результате этого ца выходе 6 будет прямой код суммы операндов А и В, Наличие логическогб "О" напервом входе элемента ИСКПЮЧАК 1 ЦЕЕ ИЛИ14 повторяет на его выходе сигнал,присутствующий на втором его входе,т,е, инверсное значение знака второгооперанда на входе 6, так как Зн.С=( А) (+В) : (А+В),При подаче на вход 16 инверсногозначения Зн,В второго операнда этоустройство выполняет операцию вычитания чисел с различными знаками в случае подачи на вход 17 логического вО"и операцию сложения чисел с различными знаками в случае подачи нп вход, 7 логической "1",формула изобретенияВычислительное устройство, содержащее сумматор два блока инвертирования, элемент И, первый, второй элементы ЗАПРЕТ, первый и второй элементы ИСКЛЮЧАКО 1 ЕЕ ПИ, причем первый информационный вход сумматора соединен с входом первого операнда устрой - ства, второй информационный вход сумматора соединен с выходом первого блока инвертирования, информационныйвход которого подключен к входу второго операнда устргйггвц, грвый и1517024 Составитель В,БерезкинТехред Л,Олийнык Корректор Г 1, Максимишинец Редактор О,Юрковецкая Заказ 6391/51 Тираж 668 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГЕНТ СГ Р 113035, Москва, Ж, Раущская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарин,111 второй входы первого элемента ИСКЛЮЧАВЦЕЕ ИЛИ соединены соответственно с входами знаков первого и второго операндов устройства, выход суммы сумматора соединен с информационным вхо 5 дом второго блока инвертирования, выход которого соединен с выходом результата устройства, выход переноса сумматора соединен с первым входом элемента И, с прямым входом первого элемента ЗАПРЕТ и с инверсным входом второго элемента ЗАПРЕТ, выход первого элемента ЗАПРЕТ соедйнен с выходом признака переполнения устройства, выход 15 элемента И подключен к входу переноса сумматора, выход второго элемента ИСКЛЮЧАКИ 1 ЕЕ ИЛИ соединен с выходом з нак а результата устройства, выход второго элемента ЗАПРЕТ соединен с управляющим 20 входом второго блока инвертирования, управляющий вход первого блока инвертирования соединен с инверсным входом первого элемента ЗАПРЕТ, вторым входом элемента И и прямым входом второго элемента ЗАПРЕТ, о т л ич а ю щ е е с я тем, что, с целью расширения функциональных возможностейустройства за счет обеспечения дополнительно к операции алгебраическогосуммирования операции алгебраического вычитания, в него введены третийи четвертый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ,первые входы которых соединены с входом управления режимом устройства,выход первого элемента ИСКПЮЧАПЦЕЕИЛИ соединен с вторым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходкоторого соединен с вторым входом элемента И, выход которого соединен спервым входом второго элемента ИСКПЮЧАКЩЕЕ ИЛИ, второй вход которогосоединен с выходом четвертого элемента ИСКЕОЧАКй 1 ЕЕ ИЛИ, второй вход которого соедйнен с вторым входом первого элемента ИСКЛЮЧАКЩЕЕ ИЛА .