Суммирующее устройство

(594 С 0 АНИЕ ИЗОБРЕТЕНИ ВТОРСКОМУ ТЕЛЬСТВУ нтр СО АН СС сынбаев,ипов ом ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОЧНРЫТИЯПРИ ГКНТ СССР(56) Авторское свидетельство СССРУ 1062689, кл. С 06 Р 7/50, 1982,Авторское свидетельство СССРУ 1174920, кл. С 06 Р 7/50, 1983.(57) Изобретение относится к авттике и вычислительной технике и мобыть использовано в системах обраб 8014957 ки информации при реализации техни;ческих средств цифровых вычислительных машин и дискретной автоматики.Цель изобретения - сокращение аппаратурных затрат. Устройство содержитассоциативный запоминающий блок 1,группы элементов И 2, 3, группы элементов задержки 4, 5, преобразователи 6,7 двоичного кода в уплотненныйкод, блок 8 деления на два в уплотненном коде, содержащий группу элементов И 9, группу элементов ЗА 11 РЕТ10 и элемент ИЛИ 11, входы 12 слагаемых, входы 13, 14 синхронизациии выход 15 результата. 1 ил,Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в системах обработки информации при реализации техни 5ческих средств цифровых вычислительных машин и дискретной автоматики,Цель изобретения - сокращение аппаратурных затрат.На чертеже представлена структур- Оная схема устройства,Устройство содержит ассоциативныйзапоминающий блок 1, группы элементов И 2 и 3, группы элементов 4 и 5задержки, преобразователи 6 и 7 двоичного кода в уплотненный код, блок8 деления на два в уплотненном коде,содержащий группу элементов И 9,группу элементов ЗАПРЕТ 10 и элементИ 1 И 1, входы 12 слагаемых, входы 13 20и 14 синхронизации и выход 15 результата,Устройство работает следующим образом,На входы 12 поступают одноименныеразряды всех слагаемых, начиная смладших разрядов. Преобразователь 6преобразует поступающий на его входыдвоичный код в уплотненный код, который через элементы И 2 поступает на 30входы блока 8 в течение тактового импульса по входу 13. Полученное в результате деления слово является частью ассоциативного признака для ассоциативного запоминающего блока 1, 35Второй частью признака являются все,кроме первого, разряды кода, считанного из блока 1, Обе части признакапоступают на преобразователь 7 двоичного кода в уплотненный код через 40элементы 5 и 4 задержки, причем сигнал с выхода остатка блока 8, сформированный дизъюнкцией элементов ЗАПРЕТ 10 на элементе ИЛИ 11, поступаетна преобразователь 7 беэ задержки, 45а сигналы с выходов целой части результата блока 8 элементами И 9 навходы элементов 5 задержки. Сформированный на выходе преобразователя 7признак дополнительно синхронизируется импульсом по входу 14 с помощьюэлементов И 3. Такая синхронизацияисключает влияние неидеальности элементов 4 и 5 эадеркки, На выходе 15формируется очередной разряд суммы, 55Общее число тактов вычисления равнош=а+1 од 1,где и - разрядность слагаемых;И - количестно слагаемых. Пусть необходимо просуммироватьследующие семь слагаемых: 01010;101011; 011011; 111111; 101110;10011; 101010.Обрабатываемые срезы на входе преобразователя 6 имеют вид: 0111010;111; 0000; 0111101; 1010 О;0101111.На выходе преобразователя 6 обрабатываемые срезы имеют вид: 0001111;1; 00001; 001; 0001;0011111.В течение первого тактового импульса, поданного на вход 13 синхронизации, на вход блока 8 подаютсямладшие разряды слагаемых, т,е.0001111,В результате преобразования этогокода блоком 8 порождается слово 0011,первый разряд которого "0" беэ задержки подается на первый вход преоб;раэователя 7, а остальные через элементы 5 задержки - на соответствующие входы того же преобразователя,Так как в первом такте из блоканичего не считывается, то к приходупервого импульса по входу 14 синхронизации на все входы преобразователя 7 подаются нули.Сформированный признак с выходапреобразователя 7 кода - 0000000,с приходом тактового импульса по входу 14 поступает на признаковые входыблока 1. Следовательно, в первомтакте из блока 1 считывается слово0000, первый разряд которого н 0"является младшим разрядом искомойсуммы,В течение второго импульса, поданного на вход 13 синхронизации, навход блока 8 с выхода преобразователя 6 подается второй разрядныйсрез слагаемых, т,е. код 1111111,Он преобразуется в код 1111, Навходе преобразователя 7 формируетсяслово 1011000 соответственно на еговыходе 0000111, которое по приходуимпульса по входу 14 поступает напризнаковые входы блока 1, из которого считывается слово 0011, первыйразряд которого "1" является вторымразрядом искомой суммы,В течение третьего импульса, поданного на вход 13 синхронизации, навход блока 8 с выхода преобразователя 6 подается третий обрабатываемыйсрез 0000111, Блок 8 преобразовываетего в слово 1001, На входе преобра1495784 Аналогичным образом устройство продолжает работу до получения десятого разряда суммы. Код суммы при этом 100100110, В восьмом и девятом тактах на вход преобразователя 6 поступают нулевые коды,Формула изобретения Составитель В, БерезкинРедактор В, Бугренкона Техред АКравчук Корректор . Ципле Заказ 4267/46 Тираж 668 Подписи н.ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР11303 5, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 зователя 7 формируется слово 111001,соответственно на еГо выходе001111, которое при приходе импульса по входу 14 поступает на признаковый вход блока 1, из которого считывается слово 0111, первый разряд которого "1" является третьим разрядомискомой суммы. Суммирующее устройство, содержащее ассоциативный запоминающий блок, первую и вторую группы элементов И, первую и вторую группы элементов задержки, первый и второй преобразователи двоичного кода в уплотненный код и блок деления на два в уплотненном коде, причем входы первого преобразователя двоичного кода в уплотненный код соединены с входами слагаемых устройства, первые входы элементов И первой группы соединены с первым входом синхронизации устройства, вторые входы - с соответствующими выходами первого преобразователя двоичного кода в уплотненный код, а выходы - с входами блока деления на дна в уплотненном коде, выход первого разряда ассоциативного запоминающего блока соединен с выходом результата устройстна, а выходы остальных разрядонс входами элементов задержки первойгруппы, выходы целой части результа 5та блока деления на дна в уплотненномкоде соединены с входами элементовзадержки второй группы, выходы элементов задержки первой и второй групп.и выход остатка блока деления на два10 ,в уплотненном коде соединенл с входами второго преобразователя двоичного кода н уплотненный код, первыевходы элементов И нторой группы соединены с вторым входом синхронизации15 устройства, нторые нходы - с соответствующими выходами второго преобразователя двоичного кода н уплотненный код, а выходы - с входами ассоциативного запоминающего блока, о т 2 О л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат,блок деления на два н уплотненномкоде содержит группу элементов И,группу элементов ЗАПРЕТ и элемент25 ИЛИ, выход которого является выходомостатка блока, а входы подключены квыходам элементов ЗАПРЕТ группы, информационные входы которых соединеныс первыми входами соответствующихЗо элементов И группы блока и подключены к соответствующим нечетным входамблока, управляющие входы элементовЗАПРЕТ группы блока соединены с вторыми входами соответствующих элементов И группы блока и подключенык соответствующим четным входам блока, выходы элементов И группы блокаявляются выходамп целой части результата блока,