S-й сумматор

СООЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕОПУБЛИН 72 С а 14 С 0 ОПИСАНИЕ ИЗОБРЕТЕНИЯН АВТОРСКОМУ СВИДЕТЕЯЬСТВУ И.Кощарнов ельство СССР/72, 1985,тся к вычисет быть ис". ия быстродейустройств, ой, так и в ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР(57) Изобретение относлительной технике и можпользовано для построествующих арифметических,ЯО 1462306 позиционно-остаточной системах счисления, Целью изобретения являетсяуменьшение объема оборудования, Цель.достигается тем, что сумматор, содержащий первую группу коммутаторов1, блок 4 формирования переноса,блок 5 Формирования коррекции, груп-,:пу матриц 9 элементов И, группу блоков 10 элементов ИЛИ, группу шифраторов 11, группу регистров 12, пер- ,вую и вторую группы дешифраторов 18,19, содержит элемент ИЛИ 14, элемент15 задержки, вторую группу коммутаторов 16 н группу блоков 17 храненияконстант с соответствующими связями.,2 ил.Фч,Е - 8, О, если1, если Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих арифметических устройств, работающих как в двоичной так и в позиционно-остаточной системах счисления,Целью изобретения является уменьшение объема оборудования,На фиг.1 представлена схема предлагаемого 8-сумматора; на Фиг,2 -схема блока формирования коррекции.Сумматор (фиг.1) содержит первуюгруппу коммутаторов 1, первый и вто:рой тактовые входы 2 и 3 сумматора,:14, элемент 15 задержки, вторую25 При сложении операндов аЙ;образуются величины:=а +Ь Е +1, Е -Яр Я +1одна из которых должка бытьиа выход 8-сумматора,В блоке 5 по анализу величин ч ч, и входного переноса Е;, формируется выходной перенос Г, и адрес бло ка 17 хранения констант.В каждом из блоков 17 хранения констант группы размещены константы емца к - 10,1 - Б,- Я 1, причем, константы - 8 и 1 - 8 хранятся в до 50 полнительном коде.Блок 4 формирования переноса может быть реализован согласно прототипу в виде блока постоянной памяти или комбинационным.Каждый из группы шифраторов 11 Формирует на своих выходах двоичный код величины, поступивший на вход, по соответствующим основаниям. группу коммутаторов 6, группу блоков 17 хранения констант, первуюгруппу дешифраторов 18, вторую группу дешифраторов 19, группу входов 20первого слагаемого сумматора, группу входов 21 второго слагаемого сумматора,Блок 5 Формирования коррекции 1(фиг.2) содержит с первого по третийэлементы НЕ 22-24, триггер 25, первый элемент И-ИЛИ-НЕ 26, первый ивторой элементы И-НЕ 27 и 28, второй и третий элементы И-ИЛИ-НЕ 29 и30.В основу работы Я-сумматора положено представление операндов а, и Ь,в коде системы остаточных классов(СОК) по совокупности из п основанийтаких, что 2,8 - Д , 3 = ,П Р) =а=(,.С), Ь,=(Р.,Р) (1) Операция сложения выполняется поправилу работы полного сумматора если а, +Ь;+Х;с 8 (2) 1, если а +Ь.+й8 В блоке 4 формирования переносаформируется перенос 7; и сигнал 7, распространения переноса, согласно следующим правилам: О, еслиф 8-1(4)если Я: 8-1,Сумматор работает в два такта, По входу 7 триггер 25 блока 5 устанавливается в исходное (нулевое) положение,В первом такте по входу 2 подается первый тактовый сигнал, открываю" щий коммутаторы 1 и 6 первой и второй групп по первым информационным входам. Операнды а; и Ь с входов20 и 21 сумматора проходят через коммутаторы групп 1 и 16 через дешифраторы 18 и 19 первой и второй групп и поступают на входы матриц элементов И группы, на выходах которых образуется сумма (а +Ь,) по соответствующим основаниям. Бпоки 10 элементов ИЛИ группы преобразуют ре(5) ч,зулвтат суммирования с выходов матриц 9 элементов И группы в кад одиниз Р , который поступает на входыблока 4 формирования переноса и навходы соответствующих шифраторов 11группы, где по каждому основанию образуется двоичный код, Через время,определенное временем задержки срабатывания элементов блоков 1, 18,9, 10 и 11, первый тактовый сигналпройдя элемент ИЛИ 14 и элемент 15задержки поступит на входы приемаинформации регистров 12 группы и запишет в них результат суммирования,и сигнал переноса Й в следующийЯ-й разряд,К, =ч;, ч, ч ч; й;, ч, (6) Через открытые по вторым информационным входам коммутаторы 1 и 16 групп и одна из констант с блоков 17 группы и содержимое регистров 12 группы проходят дешифраторы 18 и 19 зо групп и поступают на входы матриц 9 группы, на выходе которых формируется результат (а;+Ь; +К). На блоках элементов ИЛИ 10 группы и шифраторах 11 группы результат суммирования преобразуется в код (1 из Р ), а затем, в код СОК, который заносйтся на регистры 12 группы. формула изобретения 4 О В-й сумматор, содержащий первую группу коммутаторов, блок формирования переноса, блок формирования коррекции, группу матриц элементов И, группу блоков элементов ИЛИ,группу шифраторов, группу регистров, первую и вторую группы дешифраторов, причем выходы дешифраторов первой и второй группп соединены соответственна с первыми и вторыми группами входов соответствующих матриц элементов И группы, выходы которых соединены с входами соответствующих блоков элементов И группы, выходы которых соединены с входами соответствующих шифраторов группы и соответствующими входами блока формирования переноса, выходы перекоса и условия На этом заканчивается первый такт работы сумматора.Во втором такте по входу 3 подается второй тактовый сигнал, открывающий коммутаторы 1 и 16 первой и второй групп по вторым информационным входам. К этому моменту времени блок 4 формирования переноса выдал в блок 5 сигналы ч; и ч , сформированные в соответствии с (4), а блок 5 на основе этих сигналов и значения сигнала К;, (О или ) сформировал адрес (А) блоков 17 хранения констант па правилу 1распространения переноса которогосоединены соответственно с первым ивторым информационными входами блокаФормирования коррекции, третий информационный вход которого соединен свходом переноса сумматора, вход запуска и выход перекоса которого соединены соответственна с входом сброса и первым выходам блока формирования коррекции, первый и второй тактовые входы сумматора соединены соответственно с первыми и вторыми управляющими входами коммутаторов первойгруппы, выходы регистров группы являются выходом суммы сумматора, о т -л и ч а ю щ и й с я тем, чта, сцелью уменьшения объема оборудования,он содержит элемент задержки, элемент ИЛИ, вторую группу коммутаторови группу блоков хранения констант,причем второй выход блока Формирования коррекции соединен с адреснымивходами блоков хранения константгруппы, входы первого слагаемогогруппы сумматора и выходы блоковхранения констант группы подключенысоответственно к первым и вторым инФормационным входам соответствующихкоммутаторов первок группы, выходыкоторых соединены с входами соответствующих дешифраторов первой группы,входы второго слагаемого группы сумматора и выходы регистров группы подключены соответственно к первым ивторым информационным входам соответствующих коммутаторов второй группы, выходы которых соединены с входами соответствующих дешифраторов вто,2 Составитель А.Клюевор В.Середа Техред А.Кравчук . Корректор Э.Лончаков аз 713/47 Тираж 667 ПодписноеИИПИ. Государственного комитета по изобретениям и открытиям 113035, Иосква, Ж, Раушская наб., д. 4/5 вн Т СССР оизводственно-издательский комбинат "Патент", г,ужгород, ул. Гагарина,103 5рой группы, первый и второй тактовые входы сумматора соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого через элемент задержки соединен с установочньи входом блока формирования коррекций и с входами разрешения прие 1462306 6ма регистров группы, информационныевходы которых соединены с выходамисоответствующих шифраторов группы,первый и второй тактовые входы сум 5матора соединены соответственно. спервым и вторым управляющими входамикоммутаторов второй группы.