Комбинационный сумматор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХ ЕСПУБЛИК 6 Г 7/5 ИСАНИЕ ИЗОБРЕТЕНИОРСНОМУ СВИДЕТЕЛЬСТВУ 7/24-248789, Бюл, У 10радский электрот им. В.И, Улья(21) 42078 (22) 09.03 (46) 15,03 схнич в Голд аршавский, Нтьев и Б,С.5.5(0888)кое свидекл, С Об ли СССР1982,ССР1987. тель Г 7/ е свидетелькл. СО 6 Р ОСУДАРСТВЕЫНЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЬ 1 ТИЯМПРИ ГКНТ СССР(57) Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВИ. Цельизобретения - упрощение сумматора.Комбинационный сумматор в каждомразряде содержит функциональныетранзисторы и-типа 1-30, нагруэочныетранзисторы 31-34, элементы НЕ 35-38,входы 39, 40 и 41, 42 прямого и инверсного значений первого и второгослагаемых, входы 43, 44 прямого иинверсного значений переноса, выходы45, 46 прямого и инверсного значенийпереноса, выходы 47, 48 прямого иинверсного значений суммы. 1 ил.Изобретение относится к вычислительной технике к может быть использовано в процессорах ЗИМ.Цель изобретения - упрощение5сумматора,На чертеже представлена функциональная схема одного разряда комбинационного сумматора.Комбинационный сумматор в каждомразряде содержит функциональные транзисторы и-типа 1-30, нагрузочныетранзисторы 31-34, элементы НЕ 35-38,входы 39, 40 и 41, 42 (а, а и Ь, Ь)прямого и инверсного значений первого и второго слагаемых, входы 43 и44 (р, р) прямого и инверсного значений переноса из предьдущего разряда, выходы 45 и 46 (р, р) прямогои инверсного значений переноса с в 20следующий разряд, выходы 47 и 48(е, е) прямого и инверсного значенийсуммы данного разряда (сигналы завершения переходных процессов в сумматрре).Сумматор работает следующим образом.Инертное состояние схемы характеризуется значением 1 на всех ее вхо 1 /дах и выходах: а=а=Ь.=Ь=-р=р=р =-р я= 30=е.=. При этом, транзисторы 21-30 открыты,Если на входах сумматора устанавливается единичный рабочий набор;35аЬ=р 1 и а=Ь=р=О, то транзисторы1-8 остаются открыты и на входахэлементов НЕ 35 и. 37 сохраняетсязначение "О"а на выходах, т.е, вы -ходах р и я - значение "1", а тран-зисторы 11-18 закрываются и на входах элементов НЕ 36 и 38 появляетсязначение 1, а на Их выходах, т.е.выходах р и я - значение "0", которое закрывает транзисторы 22 и4527, 28, 29, Теперь при переходе схемыв инертное состояние значение 0 навходе элемента НЕ 36 появится толькопосле. того, как откроются транзисторы 11, 14, т,е. после того, как винертное состояние возвратятся входыа и Ъ. После этого на выходе элемента НЕ 36 появится значение 1, т,е.выходы р и р схемы окажутся винертном состоянии. Аналогично, значение "О" ка входе элемента НЕ 28появится только после того, как от- .кроются транзисторы 13, 16 и 18, т.е.после того, как в инертное состояние возвратятся входы а, Ь к р, Послеэтого на выходе элемента НЕ 38 лоявктся значение "1", т,е. выходы я кя схемы окажутся в инертном состоянии,Если ка входах сумматора устанавливается нулевой рабочий набор: а==Ь=р=О и а=Ъ=-р=1, то транзисторы11-18 остаются открыты и на входахэлементов НЕ 36 и 38 сохраняетсязначение "О", а ка их выходах, т.е,-выходах р и я - значение , атранзисторы -8 закрываются и навходах элементов НЕ 35 и 37 появляется значение "1", а ка нх выходах,1т.е. выходах р и я - значение "О",которое закрывает транзисторы 21 и23, 24, 25. При переходе схемы винертное состояние значение 0" кавходе элемента НЕ 35 появится толькопосле того, как откроются транзисторы 1, 4 т.е, после того, как винертное состояние возвратятся входыа и Ь. Тогда ка выходе элемента НЕ 35появится з нач ение " 1", т. е, выходыр и р схемы окажутся в инертномсостоянии, Аналогично, значение "О"на входе элемента НЕ 37 появитсятолько после того, как откроютсятранзисторы 3, 6 и 8, т. е. послетого, как в инертное состояние возвратятся входы а, Ь к р. После этого на выходе элемента НЕ 37 появитсязначение "1", т.е. выходы я и ясхемы окажутся винертном состоянии,Если ка входах сумматора устанавливается рабочий набор, в которомзначение "1" сохраняется ка одномПрямом и двух инверсных входах, например, а=Ь=р=1.и аЬ=р=О, то кавходах элементов НЕ 36 и 37 сохраняется значение О", и на их выходах, т.е. выходах р и я в .значение"1", а на входе элемента НЕ 35 появляется значение "1" и ка его выходе,т. е. выходе р - з качение кО"ко торое закрывает транзисторы 21 и 9 и20, последнее приводит к появлениюзначения "1" на входе элемента НЕ38, и значения "О" - ка его выходе,т.е. выходе я схемы, которое закрывает транзисторы 27, 28, 29,Теперь при переходе в инертноесостояние значение "О" ка входе ик -вертора 35 появится только послетого, как откроются транзисторы 1, 4,т,е. после того, как в инертное сос 1465881тояние возвратятся входы а и Ь, азначение "О" на входе элемента НЕ 38.только после того, как откроютсятранзисторы 13, 16, 18 и 30, т.е.после того, как в инертное состояние возвратятся входы а, Ь, р и р,После этого на выходах элементовНЕ 35 и 38 появится значение "1",.т,е, выходы р, р и з, з окажутсяв инертном состоянии,Если на входах сумматора устанавливается рабочий набор, в которомзначение "1" сохраняется на двухпрямых и одном инверсном входах, на- .пример, а=Ь=р=1 и а=Ь=р=О, то навходах инверторов 35 и 38 сохраняетсязначение "О", а на их выходах, т.е.11выходах р и з - значение " 1 , а навходе элемента 36 появляется значение" 1 " и на его выходе , т , е . выходе рзначение "О ", которое закрывает транзисторыы 2 2 и 9 , 1 О , последнее приводит к появлению значения " 1 " на входеэлемента НЕ 3и значения "О " у - наег о выходе, . т . е . выходе з , котороезакрывает тр ази сторы 23, 24 , . 25 . Теперь и ри переходе в инертное состояние значение "О " на входе элементаНЕ 36 появится только после того ,ка к в инертное состояние возвратятсявходы а и Ь , а значение "О " на входеэлемента НЕ 3 7 , только после того,как откроются транзисторы 3 , б , 8,и 26 , т . е . после того , к а к в инер тно е состояние возвратятся входы а ,Ъ, р и р . После этого на выходахэлементов НЕ 36 и 3 7 появится знач ение " 1 ", т . е . выходы р , ри з , зокажутся в инертном состоянии . Из сказанного видно, что рабочее состояние выходов з и з суммы данного разряда появляется только после, того, как все его входы (в том числе и переноса из предыдущего разряда) перейдут из инертного в рабочее состояние. При этом, рабочее состояние выходов переноса в следующий разряд проверяется в следующем разряде, для которого они являются входами, Анало, гично, переход выходов я и я суммы данного разряда в инертное состояние происходит только после того, как на всех его входах (в том числе и переноса из предыдущего разряда) установится инертное состояние. Инертное состояние выходов переноса в следующий разряд также проверяется в сле-, 5 1030 35 45 55 шиной питания сумматора и истоками девятнадцатого функциональноготранзистора и четырнадцатого функционального транзистора, сток кото 15 20 25 дующем разряде, для которого они яв - ляются входами,Таким образом, в предлагаемом сумматоре индикация моментов окончания переходных процессов как в самом сумматоре, так и на его входах осуществляется по состоянию прямых и инверсных выходов суммы всех разрядов и переноса из последнего разряда. Формула изобретения Комбинационный сумматор, содержащий в каждом разряде четыре нагрузочных транзистора, четыре элемента НЕ и тридцать функциональных транзисто-ров п-типа, причем затворы первого, второго, третьего функциональных транзисторов соединены с входОм прямого значения первого операнда сумматора, затворы четвертого, пятого и шестого функциональных транзисторов соединены с входом прямого значения второго операнда сумматора, затворы седьмого, восьмого функциональных транзисторов соединены с входом прямого значения переноса сумматора, затворы девятого, десятого,одиннадцатого функциональных транзисторов соединены с выходом инверсного значения переноса сумматора,затворы двенадцатого, тринадцатого,четырнадцатого, функциональных транзисторов соединены с выходом инверсного значения переноса сумматора,затворы пятнадцатого, шестнадцатого,функциональных транзисторов соединены с входом инверсного значения переноса сумматора, затворы семнадцатого, восемнадцатого, девятнадцатого функциональных транзисторов соединеиы с входом инверсного значенияпервого операнда, затворы двадцатого, двадцать первого, двадцать вто"рого функциональныхтранзисторовсоединены с входом инверсного значения второго операнда сумматора, затворы двадцать третьего, двадцать четвертого, двадцать пятого функциональных транзисторов соединеныс выходом инверсного значения суммысумматора и выходов первого элемента НЕ, вход которого через первыйнагрузочный транзистор соединен с. Заказ 947/49 Тираж 667 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 рого соединен с истоком двадцать третьего функционального транзистора,сток которого соединен с истокомшестнадцатого и со стоком двадцатьвторого функциональных транзисторов,исток последнего соединен со стокомдевятнадцатого и истоком тринадцатого функциональных транзисторов, стокпоследнего соединен с истоком двадцать пятого Функционального транзистора, сток которого соединен с шинойнулевого потенциала сумматора, затвор одиннадцатого функциональноготранзистора соединен с выходом второго элемента НЕ, вход которого через второй нагрузочный транзисторсоединен с шиной питания и с истокамисемнадцатого, восемнадцатого,двадцать первого функциональных трапэисторов, сток последнего соединенсо стоком восемнадцатого и истокомпятнадцатого Функциональных транзисторов, сток последнего соединен с истоком одиннадцатого функциональноготранзистора, сток которого и стокичетвертого, двенадцатого и двадцатога функциональных транзисторов сое"динены с шиной пулевого потенциаласумматора, исток последнего соединен З 0со стоком семнадцатого функционального транзистора, затвор двенадцатого функционального транзистора соединен с выходом третьего элементаНЕ, вход которого соединен через 35третий нагрузочный транзистор с шиной питания и соединен с истокамипервого, второго, пятого Функциональных транзисторов, сток последнего соединен со стоком второго и истоком . 40седьмого Функциональных транзисторов,сток последнего соединен с истоком двенадцатого функционального транзистора, сток первого Функциональноготранзистора соединен с истоком четвертого функционального транзистора,вход четвертого элемента НЕ через четвертый нагруэочный транзистор соединен с шиной питания сумматора и соединен с истоками третьего и девятогофункциональных транзисторов, стокпоследнего соединен с истоком двадцать седьмого функционального транзистора, затвор которого соединен свыходом четвертого элемента НЕ, выходом прямого значения суммы сумматора, затворами двадцать восьмогои двадцать девятого функциональныхтранзисторов, стоки которых соединены с шиной нулевого потенциаласумматора, сток третьего фупкционального транзистора соединен с-истоками шестого и десятого функциональных транзисторов, сток последнегосоединен с истоком двадцать девятогофункционального транзистора, стокишестого и двадцать седьмого Функциональных транзисторов соединены с истоком восьмого Функционального транзистора, сток которого соединен с истоками двадцать восьмого и тридцатого функциональных транзисторов,о т л и ч а ю щ и й с я тем, что, сцелью упрощения сумматора, затворытридцатого и двадцать шестого функциональных транзисторов соединены соответственно с входом инверсного значения переноса сумматора и входомпрямого значения переноса сумматора,стоки тридцатого и двадцать шестогоФункциональных транзисторов соединены с шиной нулевого потенциала сумматора.