Накапливающий сумматор

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах обработки цифровых сигналов.5Цель изобретения - расширение функциональных возможностей путем формирования инверсного и дополнительного , кодов суммы и единичного и нулевого кодов, 10На чертеже приведена функциональная схема накапливающего сумматора.Накапливающий сумматор содержит коммутатор 1, сумматор 2, дополнительный сумматор 3, регистр 4, группу элементов И 5, первый б и второй 7 элементы И, вход 8 операндов сумматора, выход 9 результата, тактовый вход 10; вход 11 установки, первый 12 и второй 13 входы управления сумма тора.Накапливающий сумматор работает следующим образом.Режимы работы накапливающего сумматора представлены в таблице. 25 Управлен г,Состояни Ч 1 0-ево;В,(Втельное Если на входах 12 и 13 присутствует сигнал логич то накапливающий сумматор в режиме передачи информа пающей на вход 8 и на вых управленияского нуля, 55работаетции, посту"д 9 беэ из". менения (режим 1), В этом случае коммутатор 1 сигналом логического нуля,присутствующим на его входе управления, переключается в режим передачиинформации по первому каналу с входа8 на первую группу входов сумматора 2.2, Эта информация суммируется с нулевым кодом, поступающим на вторуюгруппу входов сумматора 2 с выходомгруппы элементов И 5, на вторые входыкоторого подан сигнал логического нулянуля с входа 13, и без изменения поступает на информационные входы регистра 4, кроме старшего разряда, Настарший информационный разряд регистра 4 поступает сигнал логическогонуля с выхода дополнйтельного сумматора 3, на все входы которого поданысигналы логического нуля, так какнулевой сигнал присутствует на выходе переноса сумматора 2, а первый 6и второй 7 элементы И заблокированынулевыми сигналами с входов 12 и 13управления. Таким образом, при пос .туплении на тактовый вход регистра 4синхросигнала с входа 10 входнаяинформация переписывается на выход 9устройства беэ изменений, В этом режиме сигнал на входе 11 установкиможет находиться в произвольном сос-,тоянии. Для переключения устройства в режим накопления (режим 2) необходимо подать на вход 12 управления сигнал логического нуля, а на вход 13 управлений - сигнал логической единицы. Состояние сигнала на входе 11 установки - произвольное. В этом режиме коммутатор 1 работает .по первому каналу, а группа элементов И 5 разблокируется сигналом логической единицы, поступающим на его вторые вхо" ды с входа 13 управления, и пропускает на вторую группу входов сумматора 2 число, записанное в регистре 4, кроме старшего разряда. Сумматор 2 производит сложение П-разрядных операндов и передает результат на информационные входы регистра 4.Старший, (П+1)-й, разряд суммы вычисляется путем сложения в дополнительном сумматоре 3 сигнала с выхода переносасумматора 2 и старшего разряда числа, записанного в регистре 4 и поступающего через открытый сигналом логической единицы второй элемент И 7 на вход переноса дополнительного сумматора 3. При поступз 145340 лении синхросигнала на тактовый вход регистра 4 в него переписывается сумма операнда, хранящегося в регистре 4, и операнда, поступающего на вход 8, После этого на вход 8 поступает очередное информационное слово и дальнейшая работа накапливающего сумматора происходит аналогично.Для вычисления дополнительного кода числа, хранящегося в регистре 4 (режим 3), необходимо подать на входы 12 и 13 управления сигнал логической единицы, а на вход 11 установки -сигнал логического нупя. При этом на вторую группу входов сумматора 2 поступает число, дополнительный код которого необходимо вычислить, а на .первую группу входов сумматора 2- умноженный на 2 код числа, присутст вующего на выходах сумматора 2, так как коммутатор 1 находится в режиме работы по второму каналу. В этом случае устойчивое состояние сумматора 2 описывается выражением 25В + 2 (В+1) = (В+1).Таким образом, спустя время переходного процесса, на выходах. суммы сумматора 2 будет сформирован дополнительный код числа, записанного в регистре 4 без учета старшего разряда, Преобразование старшего разряда производится в дополнительном сумматоре 3, который суммирует старшийразряд выходного числа со старшим разрядом суммы сумматора 2 и с его выходным переносом, так как первый 6 и второй 7 элементы И находятся в открытом состоянии, При поступлении на вход 10 синхросигнала дополнитель" ный код числа передается на выход 9 устройства. Накапливающий сумматор, содержащий многоразрядный сумматор, регистр, инФормационные входы которого, кроме. старшего разряда, соединены соответственно с выходами суммы многоразрядного сумматора, а тактовый вход регистра соединен с тактовым входом сумматора, о т л и ч а ю щ и й с я тем, что, с целью расширения функцио" нальных возможностей путем формирования инверсного и дополнительного кодов суммы и единичного и нулевого кодов, введены коммутатор, группа элементов И, дополнительный сумматор, два элемента И, причем информационные входы с первого по 1-й первой группы коммутатора, где 1 - разрядность операндов, соединены соответственно с входами операнда сумматора, шина . нулевого потенциала сумматора соединена с информационными входами с (1+1)-го но и-й первой группы коме смутатора, где и 1 оя К(2 +2 + +2 ) , и с входом перекоса многораз" рядного сумматора, информационные входы первой группы которого соединены соответственно с выходами коммутатора, первый информационный вход второй группы которого соединен с входом установки сумматора, выходы суммы многоразрядного сумматора с первого по (и)-й разряд соединены соответст-., венно с информационными входами с второго по и. й второй группы коммутатора, вход управления которого соединен с первым управляющим входом сумматора и первым входом первого элемента И, второй вход которого.соединен с выходом старшего разряда суммы многоразрядного сумматора, информационные входы второй группы которого соединены соответственно с выходами элементов. И группы, первые входы которых соединены с вторым управляющим входом сумматора и первым входом второго элемента И, второй вход которого соединен с выходом старшего разряда регистра, выходы которого соединены соответственно с вторыми входами элементов И группы, выход переноса мно- горазрядного сумматора, выходы перного и второго элементов И соединены соответственно с первым и вторым информационными входами дополнительного Для реализации режима 4 необходимо подать на вход 11 установки сигнал логической единицы, Это равноцен но тому, что к дополнительному коду числа будет прибавлена единица, а это соответствует преобразованию дополнительного кода н инверсный.В режиме Формирования нулевого (единичного) кода на выходе устройства (режимы 5 и 6), происходит последовательная замена разрядов кода числа, присутствующего на выходе сумматора 2, сигналом логического нуля (единицы), находящимся на входе 11 установки, т.е, спустя время переходного процесса, при поступлении синхроимпульса на вход 10 синхрони 04зации на выход 9 устройства передается нулевой (единичный) код. Формула изобретения5 1453400 6сумматора и входом его переноса, вы- гистра, выходы регистра соединены.ход. суммы дополнительного сумматора соответственно с выходами результатасоединен с входом старшего разряда ре- сумматора,Составитель М,Есенина Редактор Н,Тупица Техред А.Кравчук Корректор С,ЧерниЗаказ 7284/45 Тираж 667 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород; ул. Проектная, 4