Суммирующее устройство

(19) 51)4 606 Г 7 ГОСУДАРСТВЕННЫЙПО ИЗОБРЕТЕНИЯМ ИПРИ ГКНТ СССР МИТЕТТНРЦТИЯ)1 ИСАНИЕ ИЗОБРЕТЕНИЯ АВТОРСКОМУ СВИДЕТ ТВУ Целью изобретения ние аппаратурных з реализует алгорит по разрядам и памножества чиселявляется сокотрат. Устройспоследовательнораллельного по аще тво 2технический Бюлий числам сложения путисла единиц в раз.-М.А.Исмаилемиров а кода ьство СССР /50, 1982. тво СССР /50, 1984. У 10 ЩЕЕ УСТРОЙСТВО(57) И к обла и може етение относится ительной техники сти выч быть ис роизво- бработки высок х для зовано тельных устройс(56) АвторскоеВ 1062689, кл.Авторское свР 1200281, кл. онов, ,А. Ай 088.8) свидет С 06 Р идетел С 06 Г рядных срезах слагаемых и последующего суммирования этих кодов со сдвигом. По сравнению с устройством-прототипом, где при увеличении количества суммируемых чисел необходимовведение новых узлов, в данном устройстве увеличивается лишь разрядность имеющихся узлов. Цель достигается введением в состав устройствадвух комбинационных сумматоров, накопительного регистра и регистрасдвига, а также новых связей. 2 ил.1 табл.Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных устройствах для обработки множествачисел.Цель изобретения - сокращение аппаратурных затрат.На фиг. 1 представлена структурная схема суммирующего устройства 10для случая суммирования двенадцатичисел; на фиг. 2 - временные диаграммы подачи импульсов синхронизации.Суммирующее устройство содержит 15входные регистры 1, блоки 2 и 3 преобразования кода числа в двоичныйкод количества единиц, регистр 4результата, промежуточные регистры5 сдвига, блок 6 преобразования кода 20числа в двоичный код количества единиц, комбинационный сумматор 7, регистр 8 сдвига, комбинационный сумматор 9, накопительный регистр 10,а также входы 11 и 12 синхронизации 25и вход 13 сброса.Устройство работает следующим образом.Слагаемые помещаются во входныерегистры 1. Регистры 8 и 10 сбрасы- З 0ваются. При этом на вход блоков 2подаются младшие биты слагаемых. Блоки 2 образуют на своих выходах суммубитов, поданных на их входы. Младшиебиты этих сумм подаются на блок 3совместно с младшим битом с выходарегистра 10,На выходе младшего разряда блока3 образуется младший бит суммы всехвходных чисел, Разряды переноса с 40выходов старших разрядов блоков 2 и3 записываются в промежуточные регистры 5 по срезу импульса на входе 11.Число выходов Ч блоков 2,3 и 6можно определить по формуле 45с =10 К +1,где К - число входов блока 2(3,6). Следовательно, число разрядов промежуточных регистров 5 сдвигаи =1 оцтК,где 1 о 8 Л- целая часть числа 1 одС.На вход блока 6 подаются младшие55 биты с выходов регистров 5. На. выходе образуется сумма битов переносов, которая подается на один вход комбинационного сумматора 7, Число входов комбинационного сумматора 7 равно числу выходов ц блока 6.По фронту импульса на входе 12 происходит запись в регистр 8 и сдвиг вправо в промежуточных регистрах 5, По срезу и пульса на входе 12 происходит сдвиг вправо в регистре 8. Освободившийся разряд заполняется нулем. На выходе блока 6 образуется сумма очередных битов переноса, которая по следующему фронту импульса на входе 12 суммируется в регистре 8 с соответствующими разрядами суммы пере" носов, После фронта и-го импульса на входе 12 в регистре 8 образуется сумма переносов данного разрядного среза входных двоичных чисел.Разрядность регистра 8где и - число выходов блока 6;и - разрядность регистров 5.Далее по фронту импульса на входе 11 происходит;1. сдвиг вправо во входных регистрах 1, при этом на входы блоков 2 подается очередной разрядньй срез входных чисел;2. сдвиг вправо в регистре 4 результата, при этом во входной регистр заносится очередной бит суммы входных чисел;3 суммирование в накопительном регистре 10.Накопительный регистр 10 соединен с входом комбинационного сумматора 9 со сдвигом вправо на один разряд, что позволяет использовать регистр 10,без сдвигового регистра. Разрядность комбинационного сумматора 9 равна разрядности Я регистра 8. Разрядность регистра 10 равна 8+1.По срезу импульса на входе 11 происходит запись в промежуточные регистры 5. С приходом импульса на вход 13 обнуляется регистр 8, Далее после очередных и импульсов на входе 12 в регистре 8 будет находиться перенос в старшие разряды очередного разрядного среза входных чисел, а на входе регистра 4 - очередной бит суммы входных чисел.С приходом очередного импульса на, вход 11 в регистре 10 будет находиться перенос в старшие разряды сукины входных чисел, а в регистр 4 занесется очередной бит суммы.Код Код на выходе010 010 00 код 0011,50 2.1 2,2 2.3На входе на выходе 55 После фронта щ-го импульса на входе 11 в регистре 4 будет находиться сумма входных чисел.Таким образом, на вход 11 нужно подать щ+1 импульсов, где щ - разрядность слагаемых., На вход 12 необходимо подавать по и импульсов между каждыми двумя импульсами на входе 11. На вход 13 необходимо подать щ импульсов после каждого среза импульса на входе 11.П р и м е р. Необходимо сложить 12 трехразрядных двоичных чисел.Слагаемые загружаются в регистры 15 1 в соответствии с таблицей. По срезу нулевого импульса на входе 11 происходит запись в регистры 5:Номер регистра Код 205.1 005.2 015,3 015.4 О 1На входе блока 6 появляется код 25 0111, на его выходе - код 011.По фронту первого импульса на входе 12 происходит суммирование в регистре 8. В нем будет код 00110. Также происходит сдвиг в регистрах 5. На входе блока 6 появляется код 0000, на выходе - код 000.По срезу первого импульса на входе 12 происходит сдвиг информации в регистре 8, В нем будет код 00011. По35 фронту второго импульса на входе 12 происходит суммирование в регистре 8.В нем будет код 00011,По фронту первого импульса на входе 11 происходит: 401. сдвиг вправо в регистре 4, в нем будет 1 х х х х х х, где х - неопределенный символ;2. суммирование в регистре 10, внем будет код 000011, 453. сдвиг в регистрах 1.На входах и, соответственно, на выходах блоков 2: Номер блока Код на входе 0101 1001 0010 блока 3 будет код 010.По срезу первого импульса на входе11 происходит запись в регистры 5. Номеррегистра5.1 015.2 015.3 015.4 00На входе блока 6 - код 1110, навыходе - код 011,После третьего импульса на входе12 происходит запись и сдвиг в регистре 8. В нем будет код 00011,На входе блока 6 будет код 0000,на выходе - код 000. По фронту четвертого импульса на входе 12 в регистре о происходит суммирование, в нембудет 00011, который подается на первый вход сумматора 9, на второй входподается код 00001. На его выходе -код 00000,По фронту второго импульса навходе 11 происходит:1. сдвиг информации в регистре 4,в нем будет 01 х х х х х;2. запись в регистр 1 О кода 000100;3. сдвиг в регистрах .На входах и выходах блоков 2:Номер блока Код на Код навходе выходе2,1 1001 0102.2 1010 0102.3 1100 010На входе регистра 4 будет код0000, на выходе - код 000,Продолжая таким образом, послеседьмого импульса на входе 11 получим в регистре 4 результата суммувходных слагаемых, т.е. 0101001. Формула изобретения Суммирующее устройство, содержащее входные регистры по числу слагаемых, блоки преобразования кода числа в двоичный код количества единиц, промежуточные регистры сдвига, первый и второй дополнительные блоки преобразования кода числа в двоичный код количества единиц, регистр результата, причем входные регистры объединены в 1 групп, выходы младших разрядов входных регистров каждой группы соединены с входами соответствующего блока преобразования кода числа в двоичный код количества единиц, выходы старших разрядов которого соединены с входами соответствующего промежуточного регистра сдви1451 Номер регистра Число Число Номеррегистра 0000100 0000010 0000101 0000100 0000011 0000001 1.7 0000101 0000010 0000001 0000110 0000111 0000001 1,8 1.2 1.9 1.4 1. 10 1.11. 16 1.12 га, выходы младших разрядов промежу-, точных регистров сдвига соединены с соответствующими входами первого дополнительного блока преобразования кода числа в двоичный код коли 5 чества единиц, выходы старших разрядов второго дополнительного блока преобразования кода числа в двоичный код количества единиц соединены с входами (1+1)-го промежуточного регистра сдвига, а выход младшего раз" ряда соединен с входом младшего разряда регистра результата, входы сдвига входных регистров, регистра резуль б тата и входы записи промежуточных регистров сдвига соединены с первым входом синхронизации устройства, о тл и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, устройство содержит два комбинационных сумматора, накопительный регистр и регистр сдвига, причем выход первого дополнительного блока преобразования кода числа в двоичный код 2 б количества единиц соединен с первым входом первого комбинационного сумматора, второй вход которого соединен с разрядами,с п-го по (ц+и) -й, где и - разрядность промежуточных регист- ЗО ров сдвига; Ч - число разрядов выхода первого дополнительного блока 681 впреобразования кода числа в двоичный код количества единиц, выходарегистра сдвига, выход первого комбинационного сумматора соединен с входом регистра сдвига, все разряды выхода регистра сдвига соединены с первым входом второго комбинационногосумматора, второй вход которого соединен с выходом старших разрядов накопительного регистра, младший разряд которого, соединен с первым входом второго дополнительного блокапреобразования кода числа в двоичныйкод количества единиц, остальные входы которого соединены с выходамимладшего разряда блоков преобразования кода числа в двоичный код количества единиц, вход записи накопительного регистра соединен с первым входом синхронизации устройства, входуправления записью и сдвигом регистра сдвига и вход сдвига промежуточныхрегистров сдвига соединены с вторым вхо.дом синхронизации устройства, выходмладшего разряда (1+1) -го промежуточного регистра сдвига соединен с (1+1)-мвходом первого блока преобразования кода числа в двоичный код количестваединиц, вход сброса регистра сдвигаподключен к входу сброса устройства.1451681 ректор Л. 11 ат дактор А. Огар Производственно-полиграФическое предприятие, г, Ужгород, ул. Проектная Заказ 7080/46НИИПИ Государс а 1Ъ Составитель А. СтепанТехред А.Кравчук енного комитета по изобретениям 13035, Москва, Ж, Раушская н одписноеткрытиям при ГКНТ ССС