Устройство для контроля цифровых интегральных микросхем

(504 С 01 К 3/2 Е l РТИЙ О:е, тг" ПИСАНИЕ ИЗОБРЕТЕ с Я 3 э ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И О СКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР 708269, кл. С О 1 К 31/28, 1980. Авторское свидетельство СССР(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ ИНТЕГРАЛЪНЫХ МИКРОСХЕМ,изобретения - расширение области применения устройства контроля циФровыхинтегральных схем. Устройство содержит наборное поле 1, генератор 2 тактовых импульсов, коммутатор 3 выводов, дешиФратор 4 типа интегральноймикросхемы, дешиФратор 9 кода выводов питания, коммутатор 5 адреса, ре1354142 Изобретение отнно-измерительной тбыть использовано контрол ит нике и мож онтроля цифровых микросхем.Цель изобретени области применения счет возможности к- расширениеустройства зантроля нескольких импульсов;нформации в ния14 гистр 6 вывода питания, блоки 7, 11,13 и 14 проверки на четность, постоянной памяти, распределения синхронизирующих импульсов и сравнениясоответственно, Кроме того, устройство имеет счетчик 8 адреса, регистр10 входов-выходов, коммутатор 12 выводов питания, триггер 15 результата, многоканальный зонд 16 и индикатипов микросхем, имеющих различно расположение входов, запрещенных для логических сигналов.На фиг, 1 приведена схема устройства; на фиг, 2 - схема блока распределения синхронизирующихна фиг. 3 - размещение иблоке памяти.Устройство (фиг. 1) содержит наборное поле 1, генератор 2 тактовых импульсов, коммутатор 3 выводов, дешифратор 4 типа интегральной микросхемы, коммутатор 5 адреса, регистр 6 выводов питания, блок 7 проверки на четность, счетчик 8 адреса, дешифратор 9 кода выводов питания, регистр 10 входов-выходов, блок 11 постоянной памяти, коммутатор 12 выводов питания, блок 13 распределе синхронизирующих импульсов, блок сравнения, триггер 15 результата, многоконтактный зонд 16, индикатор 17, регистр 18 маски, элемент ИЛИ 19, шину 20 питания.Блок 13 распределения синхронизирующих импульсов (фиг,2) содержитпервый 21 и второй 22 счетчикиодно- вибратор 23, элемент И-НЕ 24, дешифратор 25, первый 26, второй 27, третий 28, четвертый 29 и пятый 30 элементы И, элемент НЕ 31.1Индикатор 17 соединен первымивходами с первыми выходами блока 14 тор 17. Введение регистра 18 маски иэлемента ИЛИ 19 обеспечивает возможность контроля нескольких типов микросхем, имеющих различное расположение входов, запрещенных для логическйх сигналов. В описании приведенпример реализации блока 13 распределения синхронизирующих импульсов.1 з.п. ф-лы, 3 ил. сравнения, который соединен первымвходами с соответствующими первымивходами коммутатора 3 выводов. Блок13 распределения синхронизирующих 5 импульсов соединен первым и вторымвыходами соответственно с вторымвходом индикатора 17 и синхровходомрегистра О входов-выходов. Первыевыходы наборного поля 1 соединенычерез дешифратор 4 типа интегральноймикросхемы с первыми входами коммутатора 5 адреса, второй выход - спервым входом блока 13 распределениясинхронизирующих импульсов, с вторым входом коммутатора 5 адреса, ссинхровходами регистра 6 выводов пи=,тания и счетчика 8 адреса и с первыми установочным входом триггера15 результата. Третий выход наборного поля 1 соединен с вторым входомблока 13 распределения синхронизирующих импульсов, который соединентретьим входом и третьим выходом со-,ответственно с выходом и входом гене-ратора 2 тактовых импульсов, а четвертым и пятым выходами соответственно со счетным входом счетчика 8 адреса и с синхровхсдом триггера 15результата. Выход триггера 15 реэуль- ЗО тата соединен с четвертым входом блока 13 распределения синхронизирующихимпульсов и с третьим входом индикатора 7 Информационный выход триггера 15 результата соединен с вто рым выходом блока 14 сравнения. Вторые входы блока 14 сравнения соединены с выходами коммутатора 3 выводов,Третьи входы коммутатора 3 выводовсоединены с выходами блока 11 пос тоянной памяти, которые соединены с1354142 входами дешифратора 25, С-входом -с третьимвходом блока,К-входом в сК-входом первого счетчика 21 и вторымвходом блока. Прямой выход первого разряда первого счетчика 21 соединен с третьим входом второго элемента И 27,выход которого соединен с вторымвыходом блока. Выход элемента И-НЕ24 соединен с третьим выходом блока, первый вход - выходом одновибратора 23, второй вход - с четвертымвходом блока. Первый вход четвертогоэлемента И 29 соединен с прямым выходом первого разряда первого счетчика 21, а выход - с первым выходом блока и с входом элемента НЕ 31. Выход элемента НЕ 31 соединен с третьим входомэлемента И-НЕ 24. Пятый элемент И 30 выходом соединен с шестым выходом блока и с входом одновибратора 23, первым и вторым входами соответственно - с первым и вторым входами второго элемента И 27, третьим входом - с прямым выходом второго разряда первого счетчика 21 и с вторым входом четвертого элемента И 29.Блок 11 постоянной памяти (фиг.З) в каждом слове первой части содержит: 1-12 биты - адрес начала теста минус один; бит 13 - свободен; 14-16 биты - код выводов питания. Во второй части содержит; первое слово (нечетное количество единиц) - указывает на расположение входов-выходов контролируемой микросхемы (логическая н 1" - вход, логическая "О" - выход); второе слово (нечетное количество единиц) - маска, значение логический "1" которой соответствуют входам, на которые зепрещена подача логических сигналов; третье и другие слова - собственно тест на данную микросхему; последнее слово - признак конца (нечетное количество. единиц). Номера разрядов памяти теста соответствуют номерам выводов контролируемой микросхемы, дополнение слов до нечетности количества единиц производится за счет разрядов, соответствующих выводов питания или свободных, признак конца, с целью экономии памяти, может быть, первым (нечетным) словом следующего теста.Устройство работает следующим образом.1Определенной комбинацией кнопок сигнал с первого выхода наборного 45 соответствующими информационнымивходами регистра 10 входов-выходов,регистра 6 выводов питания, счетчика 8 адреса и блока 7 проверки на5четность. Выходы счетчика 8 адресасоединены с соответствующими третьими входами коммутатора 5 адреса.Выход коммутатора 5 адреса соединенс входами блока 11 постоянной памяти. 1 ОВыход блока 7 проверки на четностьсоединен с пятым входом блока 13 распределения синхронизирующих импульсов, выходы регистра 6 выводов питания соединены через дешифратор 9 кода выводов питания с четвертыми входами коммутатора 3 выводов и с управляющими входами коммутатора 12 выводовпитания, который соединен первым ивторым потенциальными входами соответственно с общей шиной и шинойпитания устройства, выходами - с соответствующими выводами многоконтактного зонда 16 и с соответствующимипервыми входами блока 14 сравнения. 25Шестой выход блока 13 распределениясинхронизирующих импульсов соединенс синхровходом регистра 18 маски, информационные входы которого соединены с соответствующими выходами блока11 постоянной памяти. Регистр 18 маски прямыми выходами соединен с пер квыми входами элемента ИЛИ 19, вторыевходы которого соединены с соответствующими выходами регистра 1 О входов 35выходов, а выходы элемента ИЛИ 19соединены с первой группой входовкоммутатора 3 выводов, инверсными выходами регистр 18 маски соединен стретьим входом блока 14 сравнения.Блок 13 распределения синхрони.зирующих импульсов содержитпервыйсчетчик 21, который соединен Б-входом с первым входом блока, С-входом - с выходом первого элементаИ 26. Первый элемент И 26 соединенпервым входом с пятым входом блока,с первым входом второго элемента И27 и с инвертирующим входом третьего элемента И 28, вторым входом -с первым выходом дешифратора 25.Вторым выходом дешифратора 25 соединен с четвертым выходом блока,третьим выходом - с вторым входомвторого элемента И 27, четвертым выходом - с неинвертирующим входом тр етьего элемента И 28, который соединен выходом с пятым выходом блока.Второй счетчик 22 соединен выходами с"С 1", равным логической "1" с второго выхода наборного поля 1, устанав-ливающим в единичное состояние триг 5гер 15 результата и первый счетчик21 блока.13 распределения синхрониэирующих импульсов, через дешифратор4 кода типа микросхемы и коммутатор5 адреса поступает на вход блока 11 10постоянной памяти. По окончании сиг-нала "С 1" младшие 12 бит с выходаблока 11 памяти записываются в счетчик 8 адреса, а старшие 3 бита, кодвыводов питания, - в регистр б выводов питания, а с третьего выхода наборного поля 1 поступает короткийсигнал, равный логическому "0",сбрасывающий первый 21 и второй22 счетчики блока 13 распределенияСинхронизирующих импульсов, послечего открывается элемент И-НЕ 24,сигнал логического "0" с аыхоца которого запускает генератор 2 тактовых импульсов. Под управлением сигналов, поступающих с выхода регистраб выводов питания через дешифратор9 кода выводов питания, срабатываеткоммутатор 12 выводов питания и первая часть коммутатора 3 выводов, 30которая предохраняет выходы блока11 памяти от уровней с шин питанияи общей, поступающих с выводов питания контролируемой микросхемы. Контролируемая микросхема запитывается.Сигналом с выхода дешифратора 25блока 13 инкрементируется содержимоесчетчика 8 адреса, с выходов которога сигналы, адрес теста, поступаютчерез коммутатор 5 адреса на адрес пные входы блока 11 памяти, с выходовкоторого считывается первое словотеста, расположение входов-выходов,содержащее нечетное количество единиц, о чем свидетельствует сигнал"ЧЕТ", равный логической "1". Сигналом с второго выхода дешнфратора25 блока 13 открывается элемент И 26.выходной сигнал которого устанавливает состояние счетчика 21, равное 5001 (адин). Сигнал с третьего выходадешифратора 25 проходит через второйэлемент И 27 на выход "ЗпИ" блока 13,по переднему фронту которого в регистр 10 входов-выходов записываетсяслово, соответствующее расположениювходов-выходов контролируемоймикросхе,мы, Сигнал с четвертого выхода де"шифратора 25 блока 13 поступает на элемент 28 (закрытый сигнал "ЧЕТ="1"),Цикл работы счетчика 22 продолжается. Сигналом с первого выхода дешифратора 25 блока 13 осуществляется инкремент счетчика 8 адреса, Сигналына выходе блока 11 памяти соответсвуют второму слову с нечетным количеством единиц. Сигнал ЧЕТ на выходе блока 7 проверки на четность равен логической "1". Сигнал с второговыхода дешнфратара 25 открывает элемент И 26,с выхода которого единичный сигнал устанавливает счетчик 21блока 13 в состояние 10 (два).Сигнал с третьего выхода дешифратора 25проходит через элемент И 30, записывает сигналы с выхода блока 11 памяти,соответствующие накладываемой маске,в регистр 18 маски, выходные сигналыкоторого переключают вторую группукоммутатора 3 выводов, и запускаетодновибратар 23 блока 13 на время,достаточное для переключения коммутатора 3 выводов. Сигнал с четвертого выхода дешифратара 25 блока3 поступает на элемент И 28, закрытый сигналам "ЧЕТ="1". Цикл работысчетчика 22 продолжается,Сигналом с первого выхода дешифратора 25 блока 13 осуществляется инкремент счетчика 8 адреса и сигналы на выходе блока 11 памяти, соответствующие третьему славу теста с четным количеством единиц, разрядй которого, соответствующие входам контролируемой микросхемы, есть сигналы входного воздействия, через коммутатор 3 выводов поступают на входы контролируемой микросхемы и на вторые входы блока 14 сравнения, а выходные разряды - ожидаемая реакция контролируемой микросхемы - на вторые входы блока 14 сравнения. Входные и реальные выходные сигналы с выводов контролируемой микросхемы поступают на соответствующие первые входы блока 14 сравнения, Сигналы с второго и третьего выходов дешифра. тора 25 не проходят через элементы И 26 - 28, которые закрыты сигналом "ЧЕТ="0". Сигналом с четвертого выхода дешифратара 25 через элемент И 28 записывается результат поразряд-. ного сравнения, кроме разрядов, соответствующих единичному значенио ре" гистра маски, с выхода блока 14 сравнения в триггер 15 результата.Если триггер 15 результата сброшен, т.е. обнаружена ошибка (при этом ОН="О"), то закрывается элемент И-НЕ 24 блока 13, единичный сигнал с выхода которого блокирует генератор 2 тактовых импульсов, а индикатор 17 высвечивает позицию дефектного вывода. Работа устройства завершена.В противном случае приведенный цикл повторяется до считывания блоком 11 памяти третьего нечетного слова - признака конца теста, после чего состояние счетчика 21 блока 13 становится 11 (три) и единичный сигнал с выхода элемента И 29 блокирует работу генератора 2 тактовых импульсов, с выхода элемента И 29 сигнал "КОН="1" поступает на второй вход индикатора 17, который высвечивает положительный результат контроля микросхемы, Повторный запуск устройства происходит нажатием кнопок наборного поля 1.Формула изобретения1, Устройство для контроля цифро.- вых интегральных микросхем, содержащее индикатор, соединенный первыми входами с первыми выходами блока сравнения, соединенного первыми входами с соответствующими первыми входами коммутатора выводов, блок распределения синхронизирующих импульсов, соединенный первым и вторым выходами соответственно с вторым входом индикатора и синхровходом регистра входов-выходов, наборное поле, первые выходы которого соединены через дешифратор типа интегральной микросхемы с первыми входами коммутатора адреса, второй выход - с первым входом блока распределения синхронизирующих импульсов, с вторым входом коммутатора адреса, с синхровходами регистра выводов питания и счетчика адреса и с первым установочным входом триггера результата, третий выход наборного поля соединен с вторым входом блока распределения синхронизирующих импульсов, соединенного третьим выходом и третьим входом соответственно с входом и выходом генератора тактовых импульсов, четвертым и пятым выходами - соответственно со счетным входом счетчика адреса и с синхровходом триггера реэуль 5 10 15 20 25 30404550 динен с третьими входами блока сравнения.2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что блок распределения синхрониэирующих импуль" сов содержит первый счетчик, соединенный 8-входом с первым входом блока, С-входом - с выходом первогоэлемента И, соединенного первым тата, соединенного выходом с четвертым входом блока распределения синхронизирующих импульсов и с третьим входом индикатора, информационным входом - с вторым выходом блока сравнения, соединенного вторыми входами с выходами, коммутатора выводов, соединенного третьими входами с выходами блока постоянной памяти, которые соединены с соответствующими информационными входами регистра входов- выходов, регистра выводов питания, счетчика адреса и блока проверки на четноать выходы счетчика адреса соединены с соответствующими третьими входами коммутатора адреса, выход которого соединен с входами блока постоянной памяти, выход блока проверки на четность соединен с пятым входом блока распределения синхронизирующих импульсов, выходы регистра выводов питания соединены через дешифратор кода выводов питания с четвертыми входами коммутатора выводов и с управляющими входами коммутатора выводов питания, соединенного первым и вторым потенциальными входами соответственно с общей шиной и шиной питания устройства, выходами - с соответствующими выводами многоконтактного зонда и с соответствующими первыми входами блока сравнения, о т л и -ч а ю щ е е с я тем, что, с цельюрасширения области применения устрой-ства в него введены регистр маски иэлемент ИЛИ, причем шестой выходблока распределения синхронизирующих импульсов соединен с синхровходом регистра маски, информационные входы которого соединены с соответствующими выходами блока постоянной памяти, регистр маски прямыми выходами соединен с первыми входами элементаИЛИ, вторые входы которого соединены с соответствующими выходами регистра входов-выходов, а выходы элемента ИЛИ соединены с первой группой входов коммутатора выводов, инверсными выходами регистр маски сое 1354142входом с пятым входом блока, с первым входом второго элемента И и с инвертирующим входом третьего элемента И, вторым входом - с первым выходом дешифратора, соединенного вторым выходом с четвертым выходом блока, третьим выходом"- с вторым входом второго элемента И, четвертым выходом - с неинвертирующим входом третьего элемента И, соединенного выходом с пятым выходом блока, второй счетчик, соединенный выходами с входами дешифратора, С-входом - с третьим входом блока, К-входом - с К-входом первого счетчика и вторым входом блока, Прямой выход первого разряда первого счетчика соединен с третьим входом второго элемента И, выход которого соединен с вто рым выходом блока, элемент И-НЕ,выход которого соединен с третьим выходом блока, первый вход - с выходом одновибратора, второй вход - 5с четвертым входом блока, четвертый и пятый элементы И и элемент НЕ, первый вход четвертого элемента И соединен с прямым выходом первого разряда первого счетчика, а выход 10, с первым выходом блока и с входомэлемента НЕ, выход которого соединен с третьим входом элемента И-НЕ, пятый элемент И выходом соединен с шестым выходом блока и с входом одно вибратора, первым и вторым входамисоответственно с первым и вторым входами второго элемента И, третьим входом - с прямым выходом второго разряда первого счетчика и с вто рьв входом четвертого элементаИ.