Устройство для контроля параметров линейных интегральных схем

(51) 4 С О 1 К 31/2 4л итания, ия и ат роиство и 9, детект усилитель ашков лючател и реэер во введ 18, бло блок 24 порого нение о СССР 1983. ЛЯ ПАРАМЕТХЕМвовых икросхе к конте и позвоые воэможванных у ходной с очередно ита игналов,лируемыйк 6 вылюч дятся ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ИСАНИЕ ИЗОБРЕТЕН К А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(54) УСТРОЙСТВО ДЛЯ КОНТРОРОВ ЛИНЕЙНЫХ ИНТЕГРАЛЬНЫХ(57) Изобретение относитсярольно-измерительной технипнет расширить функциональности устройства, Устройстгенератор 2 стимулирующихмасштабный усилитель 3, реусилитель 4, делектор 5, б источник 7 опорного напряжеенюатор 8. Кроме того, устмеет регулируемый усилитель ор 10, блок 11 сравнения, 12 постоянньго тока, пере, генератор 14 импульсов вный счетчик 15. В устройст ы нормализатор 17, инвертор 23 формирования уровней и адания пределов. На выходе о блока 16 происходит срав" одного сигнала испытуемой ы (М) 1 и сигналов сформиро овней до, тех пор, пока выгнал М 1 не станет меньше о уровня. Счетчик (С) 19 оличество произведенных ний. Результаты счета ввоблок 25 индикации. На выхоз 97859де нормализатора 22 формируется сиг- и коммутатор 20. При наличии выходналы логической единицы или логичес- ного сигнала М 1 на коммутатор 20 и кого нуля в зависимости от наличия С 19 поступает сигнал логическогд сигнала на его входеЗатем сигнал нуля, не оказывающий управляющего через инвертор 21 поступает на С 19 воздействия. 2 ил.Изобретение относится к контрольно-измерительной технике, может бытьиспользовано для измерения параметров, контроля и классификации линейных интегральных схем по величине 5коэффициента усиления и является усовершенствованием устройства по авт. св. У 1030748.Целью изобретения является расширение функциональных мозможностей за счет контролй коэффициента усиления в заданном. интервале значений и повышение быстродействия за счет автоматизации контроля.На фиг, 1 изображена схема устрой 5 ства; на фиг. 2 - структурная схема блока формирования уровней.Устройство содержит испытуемую микросхему 1, генератор 2 стимулирующих сигналов, масштабный усилитель 3,20 регулируемый усилитель 4, детектор 5, блок 6 вычитания, источник 7 опорного напряжения, аттенюатор 8, регулируемый усилитель 9, детектор 10, блок 11 сравнения, усилитель 12 постоянного25 тока, переключатель 13, генератор 14 импульсов, реверсивный счетчик 15, пороговый блок 16, нормалиэатор 17, инвертор 18, счетчик 19, коммутатор 20, инвертор 21, нормализатор 22, 30 блок 23 формирования уровней, блок 24 задания пределов, блок 25 индикации.Выход генератора 2 стимулирующих сигналов соединен с входами испытуемой микросхемы 1, масштабного усили теля 3 и блока 24 задания пределов, выход испытуемой микросхемы 1 соединен с входами аттенюатора 8, нормали- затора 22 и первым входом порогового блока 16, выход масштабного усилителя 40 3 через последовательно соединенные регулируемый усилитель 4, детектор 5 блок 6 вычитания и усилитель 12 постоянного тока соединен с объединенными управляющими входами регулируемых усилителей 4 и 9, второй вход блока 6 вычитания соединен с выходом источника 7 опорного напряжения, выход регулируемого усилителя 9 через детектор 10 соединен с первым входом блока 11 сравнения, второй вход которого соединен с выходом источника 7 опорного напряжения, выход блока 11 сравнения соединен с управляющим входом переключателя 13, генератор 14 импульсов через последовательно соединенные переключатель 13 и реверсивный счетчик 15 соединен с вторым входом управляемого аттенюатора 8, выход которого соединен с вторым входом регулируемого усилителя 9,выход генератора 14 импульсов через переключатель 13 соединен с прямым и инверсным счетными входами реверсивного счетчика 15, кодовые входы которого соединены с управляющими входами аттенюатора 8, второй вход порогового блока 16 соединен с выходом коммутатора 20, выход порогового блока 16 соединен с входом нормалиэатора 17, выход которого соединен с первым входом счетчика 19 и через последовательно включенный инвертор 18 - с прямым управляющим входом коммутатора 20, выход иормализатора 22 соединен с входом инвертора 21, выход которого соединен с вторым входом счетчика 19 и вторым управляющим входом коммутатора 20, выходы блока 24 задания пределов соединены с входами блока 23 формирования уровней, выходы которого соединены с коммутируемыми входами коммутатора 20, выход счетчика 19 соединен с входом блока 25 индикации.Блок 23 формирования уровней состоит из блока 26 вычитания, делителя 27, и/2 формирующих блоков 28.1- 28.п/2 сложения и (п/2-1) Формирующих блоков 29. 1-29(п/2-1) вычитания,ус = у где у атт з 139785Входы блока 26 вычитания соединены с входами блока 23 формирования уровней, выход блока 26 вычитания соединен с входом делителя 27 выход кото5 рого соединен с первыми входами формирующих блоков 28.1-28.п/2 сложения и первыми входами формирующих блоков 29.1-29(п/2-1) вычитания, второй вход первого формирующего блока 29.1 вычи тания соединен с первым входом и первым выходом блока 23 формирования уровней, второй вход последующих формирующих блоков 29. вычитания соединен с выходом предыдущих формирующих 5 блоков 29.-1 вычитания, второй вход первого формирующего блока 28,1 сложения соединен с вторым входом и последним выходом блока 23 формирования уровней, второй вход последующих фор мирующих блоков 28, сложения соединен с выходом предыдущих формирующих блоков 28.-1 сложения, выходы формирующих блоков 28.1-28,п/2 сложения и формирующих блоков 29.1-29(п/2-1) 25 вычитания соединены с соответствующими выходами блока 23 формирования уровней.Устройство работает следующим образом. 30 Испытательный сигнал напряжения синусоидальной формы заданного уровйя поступает на вход испытуемой схемы, а также на вход масштабного усилителя 3 и блока 24 задания пределов. Усиленный в 1 раз с выхода микросхемы 1 сигнал у = 1 х поступает на аттенюатор 8. Если значение х, преобразованное масштабным усилителем 3, регулируемым усилителем 4, детектором 5 на первом входе блока 6 вычитания, не равно значению гсигнала на выходе источника 7 опорного напряжения, то сигнал с выхода блока 6 вычитания, 45 усиленный и проинвертированный усилителем 12 постоянного тока, значение которого пропорционально разности (х,-, г ), будет изменять коэффициенты усиления Крути.1 ру регулируемых усилителей 4, 9 до тех пор, пока не наступит равенство х с = г,.При этом х= х к у 1 с ру 1+58 1 = ггде 1 рук- коэффициенты усилениямасштабного усилителя553 и регулируемого усилителя4 д; - погрешность преобразования детектора среднеквадратичных значений 5.При этом ,у; - ,= 1 р, гДе 1 руткоэффициент усиления регулируемого усилителя 9.Вместе с тем, если значение ус сигнала на выходе детектора 10 не равно значению го сигнала источника опорного напряжения, то блоК 11 сравнения в зависимости от знака разности (у, - г) установит переключатель 13 в такое состояние, что импульсы с выхода генератора 14 будут поступать соответственно на прямой или инверсный вход счетчика 15. Пусть (у- г, )О, тоГда импульсы с генератора 14 через переключатель 13 будут поступать на прямой вход счетчика 15 и код И в нем буде г увеличиваться. Соответственно коду И коэффициент ослабленияаттенюатора 8 увеличивается до тех пор, пока значение у, выходного сигнала детектора 1 О не превысит значение г о источника 7 опорного напряжения. После этого блок 11 установит переключатель 13 в состояние, при котором импульсы с генератора 14 будут поступать на инверсный вход счетчика 15, и код И в нем и соответственно коэффициент ослабления 1 , аттенюатора 8 будут уменьшаться до тех пор, пока значение ус не стаС нет меньше знаяпня г и т,д, В результате нескольких чередующихся циклов увеличения и уменьшения коэффициент ослабления аттенюатора 8 становится равным коэффициенту ослабления ячейки аттенюатора 8, соответствующей младшему разряду счетчика 15.При этом стт 1 ру+ 4 Кф 1 грзначение сигнала на выходе микросхемы 1;значение коэффициента ослабления аттенюатора 8 в момент равенства у = г,;1 сру= 1 спогрешность преобразования детектора 10 среднеквадратичных значений в момент равенства у = гПри условии идентичности динамических характеристик функций преобразования детекторов 5 и 10 в точках х,= У= г,; , = Ькг =Ь 1 хку 1 Р + К У 1 втт 1 р5 13978При этом значение Еа, коэффициента ослабления аттенюатора 8 и соответствующий ему код И в счетчике 15 равны,х 1 см 1оттУм где 1 с - коэффициент усиления испытуемой микросхемы.Вместе с тем испытательный сигналх с выхода генератора 2 стимулирующих сигналов поступает на вход блока24 задания пределов, на выходах которого два сигнала у= 1 с ма,х; у== 1 смн х пропоРциональны заданнымпредельным значениям коэффициентаусиления 1 с и 1 с . Выходные сигналы у , и умблока 24 заданияпределов поступают на входы блока 231формирования уровней, который формирует заданное количество уровней,Формирование уровней происходитследукмцим образом. Сигналы у,с иун поступают на входы блока 26 вычитания, на выходе которого сигнал 25пропорционален разности (у , - у)х макс1 смн ) = ду. Этот сигналс выхода блока 26 вычитания подаетсяна вход делителя 27,С выхода делителя 27 сигнал1 с акс - 1 мннивходы формирующих блоков 29.1 вычитания и формирующих блоков 28.1 сложения. На второй вход первого формирующего блока 28.1 сложения подается35сигнал у , с выхода блока 24 задания пределов. С выхода первого формирующего блока 28.1 сложения сигнал1 смс +(и)аминх подается на 40ивход второго формирующего блока 28,2сложения и далее на второй вход каждого последующего формирующего блока1 с макс + (и 1)1 мннсложения сигнал х 45иподается с выхода предыдущего формирующего блока сложения. Кроме того,выходные сигналы всех формирующихблоков сложения являются выходнымисигналами блока 23 формирования уров 50ней. На второй вход первого формирующего блока 29. 1 вычитания подаетсясигнал у , с выхода блока 24 задания пределов. С выхода первого формирующего блока 29.1 вычитания сигналкс (и) + 1 смнн.,х подаетсяивход второго формирующего блока 29,2 вычитания и далее на второй вход каждого последующего формирующего блокакмфкс (и)+1 кмФн вычитания сигналиподается с выхода предыдущего формирующего блока вычитания. Кроме того,выходные сигналы всех формирующихблоков вычитания являются выходнымисигналами блока 23 формирования уровней. Входные сигналы блока 23 формирования уровней у с= айсманеум н 1 мнн х также подаются на выход блока 23 формирования уровней.Таким образом на выходе блока 23 формирования уровней формируется наборвыходных сигналов величинами от1 смнн х до Е ансх дискретностью1 с м с н с - 1 сеннх,иС выхода блока 23 формированияуровней сигналы поступают на входыкоммутаора 20, который поочередно,начиная с 1 мнк х, подключает входныесигналы к выходу, С выхода коммутатора 20 сигнал поступает на второйвход порогового блока 16, на первыйвход которого поступает сигнал с выхода испытуемой микросхемы 1. В пороговом блоке происходит сравнение сигнала Е х с выхода испытуемой микросхемы 1 с сигналами заданных уровней.В том случае, когда х 7 (1 +1 с макс - к мцнина выходе порогового блока 1 б есть сигнал, в противном случае - сигнал отсутствует. С выхода порогового блока 16 сигнал поступает на вход нормализатора 17, который вырабатывает на выходе при наличии сигнала на входе сигнал логической единицы, при отсутствии сигнала на входе - сигнал логического нуля. Сигнал логической единицы поступает на вход счетчика 19, который производит счет поступающих логических единиц, Кроме того, сигнал с выхода нормализатора 17 через инвертор 18 поступает на первый управляющий вход коммутатора 20. При наличии сигнала логической единицысна выходе нормализатора 17 на первом управляющем входе коммутатора 20 будет сигнал логического нуля, не вызывающий никаких управляющих воздействий, при наличии сигнала логического нуля на выходе нормалиэатора 17 на первом управляющем входе коммутатора7 13978 20 - сигнал логической единицы, который производит прекращение переключений. Для устранения нежелательного воздействия сигнала логической едини 5 цы, появляющегося при переключении, первый управляющий вход коммутатора 20 на время переключения запирается.Таким образом в пороговом блоке 16 производится сравнение выходного сигнала испытуемой микросхемы 1 и сигналов сформированных уровней до тех пор, пока выходной сигнал испытуемой микросхемы не станет меньше очередного уровня. Счетчик 19 считает количество произведенных переключений. Результаты счета выводятся на блок 25 индикации. Сигнал с выхода испытуемой микро схемы 1 поступает на вход нормализатора 22, на выходе которого формируются сигналы логической единицы и логического нуля в зависимости от того, есть ли или нет сигнал на входе 25 С выхода нормализатора 22 сигнал через инвертор 21 поступает на управляющий вход счетчика 19 и второй управляющий вход коммутатора 20. При наличии выходного сигнала испытуемой микросхемы 1 на управляющий вход счетчика 19 и коммутатора 20 поступавт сигнал логического нуля, не ока- Рзывающий управляющего воздействия, При замене испытуемой интегральной35 микросхемы 1 сигнал с ее выхода отсутствует и на управляющий вход счетчика 19 и коммутатора 20 поступает управляющий сигнал логической 59 8единицы, который устанавливает ихв исходное состояние.Формула изобре тени Устройство для контроля параметров линейных интегральных схем по авт.св. В 1030748, о т л и ч а ю ще с я тем, что, с целью расширения функциональных возможностей за счет контроля коэффициента усиления в заданном интервале значений и повышения быстродействия за счет автоматизации контроля, в него введены пороговый блок, первый и второй нормализаторы, первый и второй инверторы, счетчик, коммутатор, блок формирования уровней, блок записи задания пределов, блок индикации, причем первый вход порогового блока соединен с клеммой для подключения выхода объекта контроля и с входом первого нормализатора, выход которого через первый инвертор соединен с первым входом сЧетчика и первым входом коммутатора, выход которого соединен с вторым входом порогового блока. выход которого через второй нормализатор соединен с входом второго инвертора и с вторым входом счетчика, выход которого соединен с входом блока индикации, выход второго инвертора соединен с вторым входом коммутатора, третьи входы которого соединены с соответствующими выходами блока формирования уровней, входы которого соединены с соответствующими выходами блока задания пределов, вход которого соединен с клеммой для подключения входа объекта контроля(Ринг Составитель В. Юхли Техред Л.Сердюкова ектор Г. Решетник дактор С. Пекарь Подписно аказ 2267/45 ного 4/5 ая на Пр 1 ройзводственно-полиграфическое предприятие тная ВПИИПИ Государст по делам изобр3035, Москва, Жени Ра итета ССкрытий