Устройство для автоматического контроля интегральных схем

(54) УСТРОЙСТВО КОНТРОЛЯ ИНТЕГРАЛ (57) Изобретение тронной технике и ния быстродействи роля входного ток Устройство содерж и команд, источни жения, программир ДЛЯ АВТОМАТИЧЕСКОГО ЬНЫХ СХЕМотносится к элекслужит для повышея допускового конта КМОП-структур.ит задатчик 1 кодов к 2,опорного напря-. уемый источник 3 наОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ Н АВТОРСХОМУ СВИДЕТЕЛЬСТ пряжения, повторители 4 и 15, измерительный резистор 5, коммутатор 6,блок 7 подключения и источник 8 граничных значений, Кроме того, устройство включает инвертор 9, сумматор10, компаратор 11, суммирующий резистор 12, инвертирующий усилитель 14,резистор 17 обратной связи, ключи 18и 19 и запоминающий конденсатор 20.Введение блока 22 запуска, блока 23оптимизации контроля и образованиеновых Функциональных связей обеспечивают возможность проведения контрольных замеров при неустановившемся режиме работы измерительной цепи, т.е.при разделении теста контроля токана три подтеста и разбраковке большейчасти интегральных схем (99 Р на первом подтесте, 3 ил.Изобретение относится к электронной технике и может быть использованодля контроля параметров интегральных схем, в частности для допускового контроля статических параметров инте" гральных схем КЮП-структур,и является усовершенствованием устройства по авт. св. Мф 1145311.Цель изобретения - повышение быст родействия долускного контроля входного тока КМОП-структур за счет проведения контрольных замеров при неуставившемся режиме работы измерительной цепи. 15На фиг1 представлена блок-схема устройства; на фиг.2 - функциональная схема блока запуска; на Фиг.3 - Функциональная схема блока оптимизации контроля. 20Устройство для автоматического .контроля интегральных схем содержит задатчик 1 кодов и команд, источник 2 опорного напряжения, программируемый источник 3 напряжения, первый повто ритель 4, измерительный резистор 5, коммутатор 6, блок 7 подключения, источник 8 граничных значений, инвертор 9, сумматор 10, комларатор 11, суммирующий резистор 12, объект 13 30 контроля, инвертирующнй усилитель 14, второй повторитель 15, входной резистор 16, резистор 17 обратной связи, первый 18 и второй 19 ключи, запоминающий конденсатор 20, общую шину 21, ц блок 22 запуска и блок 23 оптимизации контроля.Первый выход задатчика 1 кодов и команд через источник 2 опорного напряжения соединен с входом источника 40 8 граничных значений и с входом программируемого источника 3 напряжений, первый выход которого соединен с первым выводом измерительного резистора 5, второй вывод которого через после" 45 довательно соединенные первый ключ 24 коммутатора 6 и первый ключ 27 блока 7 подключения соединен с клеммой для подключения выводов объекта 13 контРоля, которая через последовательно соединенные второй ключ 28 блока 7 подключения и второй ключ 25 коммутатора 6 соединена с входом повторителя 4, выход которого соединен с втоРым Входом программируемого источни ка 3 напряжения и через инвертор 9 с первым входом сумматора 10, второй вход которого соединен с выходом про" граммируемого источника 3 напряжения,управляющий вход которого соединен свторым выходом задатчика 1 кодов икоманд, третий, четвертью, пятый ишестой выходы которого соединены суправляющими входами соответственноизмерительного резистора 5, коммутатора 6, блока 7 подключения и источника 8 граничных значений, выход которого соединен с первым входом компаратора 11, второй вход которого соединен с выходом сумматора 10 и черезвходной резистор 16 с входом инвертирующего усилителя 14, выход которого соединен с первым выводом первогоключа 18, второй вывод которого соединен с входом повторителя 15 и череззапоминающий конденсатор 20 с общейвиной 21,Выход повторителя 15 соединен спервым выводом ключа 19 и через резистор 17 обратной связи с входом инвертирующего усилителя 14, седьмой ивосьмой выходы задатчика 1 кодов икоманд - с управляющими входами сОответственно первого ключа 18 и второгоключа 19, второй вывод которого черезсуммирующий резистор 12 соединен стретьим входом коммутатора 11, выходкоторого соединен с выходом устройства и с первым входом задатчика 1кодов и команд, девятый выход которого соединен с первым входом блока23 оптимизации контроля,Десятый, одиннадцатый и двенадцатый выходы задатчика 1 кодов и команд соединены соответственно с первым, вторым и третьим входами блока22 запуска, первый и второй выходыкоторого соединены соответственно свторым и третьим входами задатчика 1кодов и команд, четвертый вход которого соединен с третьим выходом блока 22 запуска и с вторым входом блока 23 оптимизации контроля, выходкоторого соединен с четвертым входомблока 22 запуска, четвертый выход ко"торого соединен с третьим входом блока 23 оптимизации контроля.Коммутатор 6 содержит первые 24 ивторые 25 ключи, резистор 26 предназначен для передачи испытательногонапряжения на соответствующие входыблока 7 подключения.Блок 7 подключения содержит первые 27 и вторые 28 ключи.Источник 8 граничных значений содержит усилитель 29, резистор 30 и31 и предназначен для выработки напЭО 3 14014ряжения, соответствующего гра пчномузначению поля допуска контролируемого тока,Инвертор 9 содержит усилитель 32и равные по величине резисторы 33и 34.Сумматор 10 содержит усилитель 35,резистор 36 обратной связи и суммирукицие резисторы 37 и 38, 10Компаратор 11 содержит усилитель39, резисторы 40 и 41 и предназначендля сравнивания входных напряжений.Программируемый источник 3 напряжения содержит инвертирукнций усилитель 42, резисторы 43 и 44 и предназначен для выработки испытательногонапряжения,Блок 22 запуска содержит формирователь 45 импульса разрешения, триггер 46 разрешения повторения тестов,формирователь 47 счетных импульсов,элемент ИЛИ 48, формирователь 49 импульсов сброса и пуска следующеготеста и служит для выработки сигнала 25"Разрешения повторения теста", по которому без изменения номера тестаосуществляется допусковый контроль,т,е, осуществляется пуск следующегоподтеста. Кроме того, формируетсясигнал "Пуск следующего теста , который является сигналом окончанияпроцесса допускового контроля.Блок 23 оптимизаций контроля содержит счетчик 50, схему 51 проверкина брак, схему 52 фиксации конца третьего подтеста и элемент ИЛИ 53.Блок 23 оптимизации контроля выполняет следующие функции.По результатам допусковаго контраля в поцтесте формирует сигнал "Результат анализа". Если измеряемый параметр не выходит за пределы граничных значений, на выходе элемента ИЛИ53 устанавливается логический "0".Блок 22 запуска в этом случае запрещает повторение подтестов, формируетсигнал "Пуск следующего теста" и осу"ществляет сброс счетчика 50Если результат допускового контра"ля выходит за пределы граничных значений, вышеперечисленные сигналы неформируются, а блок 22 запуска не запрещает переход к выполнению следующих подтестов по сигналу "Строб".Задатчик 1 кодов и команд обеспечивает требуемые режимы работы устройства (выбор необходимого коэффициента передачи программируемого ис 184точника 3 напряжения и необходимойвеличины измерительного резистора 5,включение необходимых ключей коммутатора 6 и блока 7 подключения), длячего вырабатывает соответствующие коды. Кроме того, задатчик 1 обеспечивает необходимую последовательностьвключения источника 2 опорного напряжения и источника 8 граничных значений, а также управляет работой блока22 запуска и блока 23 оптимизацииконтроляУстройства для автоматическогоконтроля интегральных схем работаетследующим образом,Процесс допусковога контроля входного тока объекта 13 контроля (интегральной схемы) состоит из подготовительного этапа и трех измерительных(трех подтестов). Подготовительныйэтап заключается в задании на выводыобъекта 13 контроля испытательногонапряжения от программируемого источника 3 напряжения через измерительныйрезистор 5, коммутатор 6 и блок 7подключения (фиг,1). При этом величина резистора 5 устанавливается минимальной для уменьшения времени переходного процесса установления напряжения на контролируемом выводе объекта 13 кснтроля,Ка первом измерительном этаг.е(первом подтесте) по команде из задатчика 1 кодов и команд программируемый источник 3 напряжени;-, устанавливает необходимое напряж ние на выходес помощью источника 2 опорного напря.жения и резисторов 43 и 44. Полученное напряжение через измерительныйрезистор 5 и замкнутые контакты ключа 24 коммутатора 6 поступает в изме"рительную линию (вход блока 7 подклю"чения), Величина измерительного резистора 5 устанавливается эадатчикам 1в соответствии с диапазоном контроли"руемога входного тока объекта 13 контроля, Отрицательная обратная связьс вывода измерительного резистора 5через резистор 26 коммутатора 6 иповторитель 4 на второй вход программируемого источника 3 напряжений (резистор 44) обеспечивает компенсациюпадения напряжения на измерительномрезисторе 5.По команде задатчика 1 кодов и команд замыкается один из ключей 2730 5 14014 рез измерительный резистор 5 при этом протекает суммарный ток, равный сумме токов утечки в измерительной линии, коммутаторе 6, цепях обратной связи, повторителе 4 и входного тока объекта 13 контроля, Падение напряжения на измерительном резисторе 5, пропорциональное сумме этих токов, выделяется сумматором 10. При этом на 10 первый вход сумматора 10 поступает напряжение с выхода повторителя 4 через инвертор 9, выполненный на базе усилителя 32 с единичным коэффициентом усиления, определяемым резистора ми 33 и 34На второй вход сумматора 10 поступает напряжение с выхода программируемого источника 3 напряжений, Коэффициент передачи сумматора 10 определяется резистором 36 обратной связи. Выделенное напряжение с выхода сумматора 10 поступает на вход компаратора 11 (резистор 40) .С выхода источника 8 граничных значений поступает напряжение, соот ветствующее граничному значению. Необходимое напряжение на выходе источника 8 граничных значений устанавливается резисторами 30 и 31 по команде задатчика 1 с помощью источника 2 опорного напряжения. Таким образом, во время переходного процесса установления гока через измерительный резистор 5 (конечное значение тока через резистор 5 не установилось из-за35 его инерционности) производится сравнение в компараторе 11 напряжения на измерительном резисторе 5 (напряжение пропорционально току, протекающему через резистор) с граничным значением, на выходе источника 8 граничных зна" чений, те. на этом этапе осуществля ется допусковый контроль в неустановившемся режиме суммы входного тока объекта 13 контроля и паразитного тока утечки измерительной линии, коммутатора 6 и блока 7 подключения. Результат сравнения с выхода компаратора 11 поступает в задатчик 1 кодов и команд, который вырабатывает сигнал ВО "Годен" и "Брак" в зависимости от того, находится ли контролируемый ток в пределах допуска или выходит за пределы.Если значение контролируемого в входного тока находится в граничных значениях, процесс допускового контроля заканчивается и в блоке 22 за 11 н пуска вырабатывается сигнал Пуск 18 6следующего ТРста по которому осуществляется переход к тесту допусковогоконтроля следующего параметра. В этомслучае блок 22 запуска и блок 23 оптимизации работают следующим образом.При поступлении сигнала Разрешение" на вход Формирователя 45 импульсов разрешения блока 22 запуска навыходе формирователя появляется единичный импульс, который устанавливаетна выходе триггера 46 уровень логической 1 что является сигналомРазрешение повторения подтеста"(Фиг.2). Этот сигнал поступает в задатчик 1 кодов и команд, который сзадержкой, равной длительности подтестз, выдает сигнал "Строб" в формирователь 47 счетных импульсов блока22 запуска. По этому сигналу формирователь 47 счетных импульсов Формируетсигнал Счетный импульс, которыйпоступает в задатчик 1 кодов и команд и на вход счетчика 50 блока 23оптимизации,Кроме того, сигнал "Счетный импульс" поступает в схему 51 проверкина брак в первом подтесте (фиг.3) ив схему 52 Фиксации конца третьегоподтеста блока 23 оптимизации. Поокончании первого подтеста и при условии, что по цепи сигнала "Результатконтроля" на входе схемы 51 блока 23оптимизации присутствует уровень логического 0 (проверяемый параметрне выходит за пределы граничных значений), на выходе схемы 53 устанавливается сигнал "Результат анализа"(уровень логической "1"),Этот сигнал поступает в блок 22запуска на вход Формирователя 49 импульсов сброса. В этом случае формирователь 49 импульсов сброса устанавливает триггер 46 в исходное состояние, что запрещает выполнение следующего подтеста, и сигналомСброссчетчика" устанавливает счетчик 50блока 23 оптимизации контроля в исходное состояние.Кроме того, по сигналу "Результатанализа" формирователя 49 импульсовсброса Формирует сигнал "Пуск следующего теста" (уровень логической "1"),который поступает в задатчик 1 кодови команд, Сигнал "Пуск следующеготеста" является подтверждением того,что в первом подтесте величина контролируемого входного тока объекта 13контроля не выходит эа пределы уста 1401418новленных граничных значений, Процесс допускового контроля тока прекращается.Если по окончании первого подтеста в цепи сигнала иРезультат контроля" присутствует уровень логической "1" (контролируемый параметр выходит за пределы граничных значений), триггер 46 блока 22 запуска и счетчик 50 бло ка 23 оптимизации не сбрасываются и в цепи сигнала иРазрешение повторения подтестов сохраняется высокий уровень, что является разрешением к выполнению второго подтеста контроля. 1 БНа втором измерительном этапе (втором подтеств) по команде из задатчика 1 кодов и команд на выходе программируемого источника 3 напряжений (фиг.1) устанавливается необходи мое напряжение, вывод объекта 13 контроля отключен, Отрицательная обратная связь с вывода измерительного резистора 5 через резистор 26 коммутатора 6 и повторитель 4 обеспечивает 26 компенсацию падения напряжения на измерительном резисторе 5. В этом случае через измерительный резистор 5 протекает ток, равный сумме токов утечки в измерительной линии, ковшу таторе 6, цепях обратной связи и повторителе 4. Падение напряжения на измерительном резисторе. 5, пропорциональное этому току, выделяется сумматором 10 с помощью инвертора 9, Это напряжение запоминается на запоминающем конденсаторе 20, подключенном к входу повторителя 15 с высокоомным входом,40Под действием отрицательной обратной связи, образованной резистором17, напряжение на конденсаторе 20устанавливается таким, что на выходеповторителя 15 появляется напряжение,равное напряжению на выходе сумматора 10, но с противоположным знаком.Равенство напряжений обеспечиваетсяравенством величин сопротивлений резистора 17 обратной связи и входного В 0резистора 16, Таким образом, на выходе повторителя 15 присутствует напря-жение, пропорциональное току утечки.Ключ 19 разомкнут.Затем по команде задатчика 1 ключ18 размыкается, а запоминающий конденсатор 20 поддерживает на выходеповторителя 15 напряжение, соответствующее току утечки,Таким образом, нг втрэм этапе производится вьделение напряжения, соответствующего току утечв измерительньгх цегях, На третьем измерительном этапе (третьем подтесге) по команде задатчикакодов и команд замыкаются ключи 27 и 28, сс;-;ветствующие контролируемому выводу объекта 13 контроля, блока 7 подключения (фиг.1). Напряжение с выхода программируемого источника 3 напряь.ний через измерительный резистор 5, коммутатор 6 и блок 7 подключения поступает на вывод испытуемой схемы. Падение напряжения на измерительном резисторе 5 выделяется сумматором 10 и поступает на второй вход компаратора 11 (резистор 40), При этом на первый вход компаратора 11 через суммирующий резистор 12 и замкнутый по команде задатчика 1 кодов и команд ключ 19 поступает напряжение, соответствующее инвертированному току утечки. На третий вход компаратора 11 (резистор 4 1) поступает напряжение с выхода источника 8 граничных значений, соответствующее граничному значению входного тока объекта 13 контроляВ этсм случае в компаратора сравнивается напряжение с восхода источника 8 граничных значений ,соот" ветствующее заданному граничному значению тока в установившемся ре;глм:) с напряжением на измеритеьно резисторе 5 (соответствующем сумме входного тока объекта 13 контроля и токов утечки измерительных цепей в установившемся режиме) и с напряжением на выходе повторителя 15, которое измерено на втором подтесте и хранится на запоминающем конденсаторе 20, Величина этого напряжения соответствует току утечки в измерительных цепях с противоголожным знаком. Иа выходе компаратора 11 появляется результат сравнения входного тока объекта 13 контроля с граничным значением с компенсацией токов утечки.Болыпинство ИС КМОП-структур (=993) имеет входные токи в несколько раз меньше, чем предельно допустимые значения по техническим условиям.Например, при допустимом значении тока 50 нА 993 интегральных схем имеют входные токи менее 10 нА. Менее 17 интегральных схем контролируется в установившемся режиме за время значительно больше , остальные 997. - завремя меньше с, где Г - постоянная времени измерительной цепи.Введение в известное устройство для автоматического контроля интеБ гральных схем дополнительного блока запуска и блока оптимизации позволяет повысить быстродействие допускового контроля тока эа счет разделения теста контроля тока на три подтеста и 10 разбраковки большей части интегральных схем (=99%) на первом подтесте в неустановившемся режиме за короткое время.15 Формула изобретенияУстройство для автоматического контроля интегральных схем по авт.св. У 1145311, о т л и ч а ю щ е ес я тем, что, с целью повышения бы" стродействия допускного контроля входного тока, в него введены блокзапуска и блок оптимизации контроля,первый вход которого соединен с девятым выходом задатчика кодов и команд,десятый, одиннадцатый, двенадцатыйвыходы которого соединены соответственно с первым, вторым и третьимвходами блока запуска, первый и второй выходы которого соединены соответственно с первым и вторым входамизадатчика кодов и команд, третий входкоторого соединен с третьим выходомблока запуска и с вторым входом блокаоптимизации контроля, выход которогосоединен с четвертым входом блока запуска, четвертый выход которого соединен с третьим входом блока оптимизации контроля, выход компаратора соединен с четвертым входом задатчикакодов и команд,1401418 Редактор П.Гереши рректор В,Бутя аказ 278 1/45 Подписно ираз 772 аб , д. одственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 Фцьс Составитель В.ЮхлинТехред И.Церес ВНИИПИ Государственного комит по делам изобретений и откр 13035, Москва, Ж, Раушская