Архив за 1981 год

Номер патента: 809341

Опубликовано: 28.02.1981

Авторы: Белогуб, Краснов, Недосеко, Подунаев, Приходько

МПК: G11C 5/12

Метки: запоминающих, матрицпостоянных, прошивки, устройств

...содержит основание 1 шаблонного приспособления, направляющие выступы 2 под кодовые ячейки, ,:Фотоприемники З,.источники 4 света, проводоукладчик 5 с катушкой провода, прошивочный провод 6, контрольный луч 7 света.Устройство работает следующим образомПосредством проводоукладчика 5 осуществляется прокладка (прошивка) провода 6 в соответствии с трассой. При этом вначале проводоукладчик 5 пересекает контрольный луч 7, фиксируя тем самым начало прошивки провода.В процессе прошивки проводоукладчик 5 пересекает лучи света от ис,точников 4 света, если провод 6 прокладывается с внешней стороны выступов (со стороны размещения источни809341 Составитель С, ЕгоровРедактор Е. Лушникова Техред Ж.Костелевич Корректор М ШаРэши Заказ...

Номер патента: 809342

Опубликовано: 28.02.1981

Авторы: Беккер, Платонов

МПК: G11C 5/12

Метки: магнит-ных, ориентации, сердечников

...перпендикулярны плоскости основания, а хорда секториального выреза параллельна плоскости основания, содержит проводники, расположенные внутри магнитов параллельно их оси.На чертеже показано устройство для ориентации магнитных сердечников.809342 Формула изобретения Составитель В. КостинРедактор Т. Алякина Техред М.Голинка Корректор М. Шароши. тираж 65 б Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Эаказ 439/67 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 Устройство содержит основание 1,на котором расположены кольцевые магниты 2 с секториальными вырезами 3и изоляционный слой 4, выполненныйиз органического компаунда. Внутримагнитов 2 проложены проводники 5.На...

Номер патента: 809343

Опубликовано: 28.02.1981

Авторы: Гецевичюс, Рагульскис, Федаравичюс

МПК: G11C 5/12

Метки: запоминающих, матриц, подачи, провода, узел, устройствпрошивки

...скобу 7,два поперечных штока 8 и 9, продольные прорези 10 в стенке вала 2, двепружины 11 и 12, упругий зажим 13,фиксирующую перемычку 14, направляющие 15, Подвижно установленная скоба 7, объединяющая элементы фиксации ЗО посредством шарнира 16 и траверсы 17,809343 Формула изобретения удравшею соединена с закрепленным на корпусекаретки 1 исполнительным механизмом18, обмотки управления которого соединены с блоком управления (не показан).Узел подачи провода работает следующим образом,После заправки узла проводом 6,проходящим от катушки 5 по осевомуотверстию 3 вала 2, проводится Фиксация провода 6 и катушки 5. С этойцелью в обмотки управления исполнительного механизма 18 подается сигнал включения, под действием которогопритягивается траверса...

Номер патента: 809344

Опубликовано: 28.02.1981

Авторы: Баталинский, Иванов, Молодчик, Юрчишин

МПК: G11C 7/10

Метки: выборки, информации

...управляющиевходы которых подключены к шинам управления.На чертеже представлена схема устройства.Устройство содержит магнитные запоминающие элементы, прошитые адресными обмотками 1 и обмотками 2 считывания, одни концы которых соединеныс информационными входами 3 мультиплексоров 4, другие подключены к выкодам 5 соответствующих мультиплек О соров 4, управляющие входы б и 7 которых подключены к шинам управления.Устройство работает следующим образом.Каждый мультиплексор 4 совместнос обмотками 2, подключенными к нему,образуют триггер, осуществляющий фиксацию и выдачу считанной иэ ЗУ информации. Указанный триггер устанавливается в нулевое состояние единичным ЗО сигналом сброса на входе б, а в еди809344 Составитель В....

Номер патента: 809345

Опубликовано: 28.02.1981

Авторы: Марков, Полин, Янкевич

МПК: G11C 29/00, G11C 7/00

Метки: блокомпамяти

...через открытый ключ 12 поступит на первый нход формирователя 10 управляющих сигналов, с приходом на который сигнала переполнения со второго выхода второго счетчикаадреса 7 формируется управляющий сигнад, который по шине 23 поступит в контроллер КИС и прекратит работу устройства н режиме запись.Р е ж и м "С ч и т ы в а н и е", Управляющий сигнал, соответствующий данному режиму работы, по шине 13 поступает на вход блока 5 задания режима работы. При этом на втором 16 и третьем 17 выходах появляются потенциалы, поступающие на ключ 12 и через второй элемент ИЛИ 9 - на третий управляющий вход первого счетчика адреса 6. По сигналу "Начало работы" все разряды обоих счетчиков устанавливаются в нулевое положение.С приходом первого...

Номер патента: 809346

Опубликовано: 28.02.1981

Авторы: Паринов, Чиркин, Юдичев

МПК: G11C 11/14, G11C 11/155

Метки: доменов, магнитных, считывания, цилин-дрических

...прохождении через расширитель 2 ЦМД растягивается в полосовой домен. Наличие в -образных ферромагнитных аппликациях 4 дополнительных растягивающих полюсов облегчают домену переход из межэлементного зазора на очередной полюс доменопродвигающей структуры и обеспечивает удовлетворительную область устойчивой работы данного устройствапри зазорах в 1,5-2 раза больших,чем в устройствах на шевронах.В датчике 3 считывания вклад в 15сигнал от перемагничивания наклонныхполюсов ослаблен боковыми замыкающими перемычками, эффективная формаэтих зон датчика близка к квадрату,так как наклонные полюса в значитель-;щной мере поглощены перемычками, амагниторезистивный эффект аппликацииквадратной конфигурации, как известно, равен нулю. В...

Номер патента: 809347

Опубликовано: 28.02.1981

Авторы: Губа, Косов, Савельев

МПК: G11C 7/04

Метки: запоминающее

...линеек накопителя 4 протекает ток одной полярности, а от формирователя б линейных токов по той же линейке - ток другой полярности.Формирователь 7 разрядных токов в разрядных шинах записи-считывания накопителя,4 формируют токи записи "1" и "0" в соответствии с пришедшим из внешних устройств кодом числа, который надо записать в выбранную ячейку запоминающего устройства. Сигнал наличия линейного тока одной полярности регистрируется блоком 8 фиксации тока, а сигнал наличия линейного тока другой полярности регистрируется блоком 9 фиксации тока и через первый элемент 10 ИЛИ подаются в дополнительный блок 11 управления. Сигналы наличия разрядных токов регистрируются блоком 19 фиксации тока и также подаются на дополнительный блок 11 управления....

Номер патента: 809348

Опубликовано: 28.02.1981

Авторы: Беляев, Муравьев, Пресников, Суслов

МПК: G11C 7/00

Метки: блоке, записи, оперативнойпамяти, считыванияинформации

...1 считывания, тока 26 запрета, тока 27 в разрядной об мотке, проходящей через невыбранные сердечники контролируемого блока оперативной памяти, напряжения 28 на управляющем входе 15 и напряжения 29 на управляющем входе 14 устройства.Устройство работает следующим образом.С приходом сигнала обращения к контролируемому блоку памяти в зависимости от выбираемого адреса открывается один из ключей выбора разрядов, например 51, который устанавливает низкий уровень напряжения 22 (Фиг, 2) на объединенных концах полу- секций разрядной обмотки блока памяти, Остальные ключи выбора разрядов закрыты и на объединенных концах полусекций остальных разрядных обмоток будет высокий уровень напряжения, С выхода 9 считывания подается отрицательный...

Номер патента: 809349

Опубликовано: 28.02.1981

Авторы: Арасланов, Цимерман

МПК: G11C 11/4063

Метки: tokob, блоках, коммутации, памяти, раз-рядных

...например, выполненных в видедиодов, генератор 7 импульсов токаи компенсатор 8.Выходы формирователей тока 1 подключены ко входу компенсатора 8 и через разделительные элементы первойгруппы 5 соединены с выходами устройства, которые через разделительные элементы второй группы б подклю чены к одним из входов трансформатора 2, другой вход которого соединен с выходом компенсатора 8 и выходом генератора 7, соединенного сшиной 4.Выходы и входы устройства подключены к соответствующим разрядным обмоткам 9 и резисторам 10 блока памяти.Компенсатор 8 содержит диоды 11и 12 и параллельно соединенные резистор 13 и конденсатор 14, причемодни электроды диодов 11 и 12 подключены ко входам компенсатора 8,другие - к одному из выводов резис.тора 13,...

Номер патента: 809350

Опубликовано: 28.02.1981

Авторы: Косов, Савельев, Соколов

МПК: G11C 7/04

Метки: запоминающее

...элементами задержки, элементами И и ИЛИ и триггером опроса. Затем через определенное время блок 1 управления выдает сигналы на формирователь стробирующих импульсов, усилители воспроизведения. Задание уровня дискриминации с помощью формирователя уровня дискриминации регулируется с помощью блока управления. Дополнительный блок 20 управления содержит элементы И, ИЛИ, НЕ, триггер установки режима, триггер двой,ного или многократного стробирования,Поэтому в предложенном запоминающем устройстве возможно решение рационального расположения стробирующих импульсов, когда помеха затухает, а сигнал чтения еще относительновелик. Аппаратное сравнение правильности считывания "1" или ",Оф осуществляется с помощью усилителя 8 и дополнительного...

Номер патента: 809351

Опубликовано: 28.02.1981

Авторы: Иосипов, Лисичкин, Солоха

МПК: G11C 19/00, H03K 21/38

Метки: записи, информациив, регистр, сдвига

...высокийуровень напряжения, обусловленныйвоздействием на й-вход триггера 3низкого уровня со входа б.При поступлении в момент временина вход 4 устройства (нз Э-входтриггера 1) входного импульса триггер 1 срабатывает и на его выходе 7устанавливается высокий уровень напряжения, который, поступая на входэлемента 2, подготавливает его кработе.В момент времени с при поступлении на другой вход элемента 2 высокого уровня напряжения со входа 5,на его выходе 8 устанавливается низкий уровень напряжения, который, поступая на 5 вход триггера З,подготавливает его к переключению.В момент времени с 3 на й-входтриггера 3 со входа б поступает высокий уровень напряжения, который, поступая на К-вход триггера 1, устанавливает последний н исходное состояние...

Номер патента: 809352

Опубликовано: 28.02.1981

Авторы: Журавлев, Коптев

МПК: G11C 7/00

Метки: записи, информации

...элементы И, ИЛИ-НЕ и НЕ, причем входы элементов ИЛИ-НЕ соединены с выходами триггеров, а выход подключен ко входу элемента НЕ и первому входу элемента: И, второй вход которого соединен с шиной разрешения записи, а выход - с другими входами элементов И-НЕ.809352 Формула изобретения НИИПИ Заказ 439/67 Тираж 656 Подписно ПП "Патент", г.ужгород, ул. Проектная или На чертеже изображена структурнаясхема устройства для записи информации,Устройство содержит блок 1 вводаинформации, выполненный в виде клавишного блока, элементы 2 И-НЕ, триггеры 3, установочную шину 4, элемент5 И, элемент 6 НЕ, элемент 7 ИЛИ-НЕ,шину 8 разрешения записи. Устройствоимеет выходы 9 и 10.Входы элемента 7 ИЛИ-НЕ соединеныс выходами триггеров 3, а выход подключен...

Номер патента: 809353

Опубликовано: 28.02.1981

Авторы: Бородив, Константиновский, Лемуткин

МПК: G11C 11/407

Метки: импульсов, формирователь

...14 и 15, трансформатор 16, отрицательную шину 17 питания, входную шину 18, положительную шину 19 питания выходную шину 20. 40Устройство работает следующим образом.При отсутствии входного импульса транзисторы 1, 12 и 13 закрыты и на .выходной шине 20 имеется некоторое напряжение.Напряжение на конденсаторе 2 близко к потенциалу логического нуля. При подаче на входную шину 18 устройства отрицательного перепада напряжения трансформатор 16 передает этот перепад напряжения на базу транзистора 13 который переходит в ключевой режюф и на выходной шине 20 устройства устайавливается соответствующий потенциал. 55 Причем использование трансформатора 16 обеспечивает независимость ,длительности выходного импульса от длительности входного, ибо за счет...

Номер патента: 809354

Опубликовано: 28.02.1981

Авторы: Гладков, Макунин

МПК: G11C 7/00

Метки: записи, информациив, оперативную, память

...являются соответственно первым, вторым и третьим выходами устройства.Координатное поле блокавводаданных, выполненного в виде планшета, состоит из зоны считывания байтов и зоны установки режимов работы. Зона считывания байтов состоит из 256 квадратов, а эона установки режимов работы разделена на четыре столбца 10 с названиями режимов работы.Работа узлов устройства синхронизируется непрерывно работающим блоком 1 синхронизации. Некоторые импульсы блока 1 синхронизации могут коммутироваться кодом координат, поступающим от преобразователя 4 кодов.В начале каждого цикла работыблока 1 синхронизации происходит опрос кодирующих обмоток блока 2 и пре образование возбуждаемых при этомпоследовательных сигналов датчика 3кодов в параллельный...

Номер патента: 809355

Опубликовано: 28.02.1981

Авторы: Арчаков, Зауменный, Макаров, Муренко, Широков, Щетинин

МПК: G11C 16/06

Метки: записи, информа-ции, полупроводниковые, программатор, элементыпамяти

...25 и делитель26 частоты начинают поступать импульсы от генератора 22 тактовых импульсов с частотой, сниженной в К раз,где К - коэффициент деления делителя 26 частоты. С каждым импУльсом число,содержащееся в реверсивном счетчике 23, уменьшается на 1, пока реверсивный счетчик 23 не очистится и егосодержимое не станет равным "0". В этот момент логические уровни на выходах дешифратора 28.изменяются на противоположные, в результате чего третий элемент И 25 запирается, а навторой выходной шине 13 появляется сигнал Пуск, поступающий в блок 6 контроля и управления. По этому сигналу блок 6 контроля и управления вырабатывает все сигналы, необходимые для обеспечения режима программирования элемента памяти и поступающиена разъем 4, в том числе...

Номер патента: 809356

Опубликовано: 28.02.1981

Авторы: Дикарев, Коваленко, Огнев, Шамаев

МПК: G11C 7/02

Метки: информации, считывания

...согласующего элемента подключен к второму выходу ключа, а второй вывод к второму входу дифференциального усилителя.На чертеже изображена схема устрой. - ства.Устройство содержит дифференциальный усилитель 1, управляемый ключ 15 образованный первым 2 и вторым 3 полевыми транзисторами, первый 4 и второй 5 накопительные элементы (конденсаторы), предварительный усилитель б, шину 7 управления и .первый 8 и второй;Щ 9 согласующие элементы. Выходы предварительного. усилителя б соединены через коиденсаторы 4 и 5 со стоками полевых транзисторов 2 и Э и первыми выводами резисторов 8 и 9. Истоки по левых транзисторов 2 и 3 соединены с шиной нулевого потенциала, а затворыс шйиой управления, Вторые выводы согласукщнх элементов 8 и 9 соединены со...

Номер патента: 809357

Опубликовано: 28.02.1981

Авторы: Букчин, Червякова

МПК: G11C 8/00, G11C 8/10

Метки: адресов, блок, выборки, запоминающегоустройства

...младшие разряды а счетчика 1позиций и ьщадшие разряды Ь счетчика 2 строк можно подать в регистр 4буферной памяти без преобразования,т.е. разряды а и Ь входного кода являются составной частью разрядов х выходного кода. Остается преобразовать пять разрядов в четыре разряда. Для. этого. старшие три разряда счетчика 1 позиций и старшие два разряда счетчика 2 строк подаются на вход преобразователя 3, с выхода которого четыре преобразованных разряда поступают в регистр 4 адреса буферной памяти.ПреобразователЬ работает следующим образом.Так как разряды (а+1)-(а+3) принимают пять состояний (от О до 4), а разряды (Ь+1) и (Ь+2) - три состояния (от 0 до 2), то можно записать таблицу состояний для данного преобразователя: Входные коды Выходные коды...

Номер патента: 809358

Опубликовано: 28.02.1981

Авторы: Дементьев, Ефимов, Новосельцев, Чернолесский

МПК: G11C 19/00

Метки: буферное, запоминающее

...и с четвертым адресными входами блока 5 управления. Адресный и управляющий входы второго накопителя 2 подключены соответственно ко второму адресному и девятому выходам блока управления 5, а информационные вход и выход второго накопителя 2 соответственно к информационным входу. и выходу первого накопителя 1. Первые вход и выход и информационный вход устройства соединяются с соответствуйцими выходами и входом источника ин-. Формации 12. Вторые вход и выход и информационный выход устройства подключаются к соответствующим входам и выходу приемника информации 13.Устройство работает следующим образом.В исходном состоянии блок 5 управления вырабатывает ситнал на четвертом выходе и устанавливает в нулевое состояние все пять счетчиков 6-10....

Номер патента: 809359

Опубликовано: 28.02.1981

Авторы: Леневич, Мехелев, Савкин

МПК: G11C 11/00

Метки: запоминающее

...запоминающих элементов каждогостолбца объединены и подключены ксоответствующей числовой шике, шинывыборки строки, введены элемент "Исключающее ИЛИф и элементы И, выходыкоторых подключены к вторым входамзапоминающих элементов, первые входыэлементов И соединены с выходом элемента "Исключающее ИЛИ", а вторые -с шинами выборки строки и входамиэлемента "Исключающее ИЛИф.На чертеже представлена структурная схема запоминающего устройства. 20Запоминающее устройство содержитматричный накопитель 1, выполненныйна запоминающих элементах 2 (полупроводниковых), элементы И 3, элемент"Исключающее ИЛИ" 4, числовая шина 5, дадресная шина 6, шины 7 выборки строки.Устройство работает следующим образом,Сигналы по шинам 7 выборки строкиматрицы 1...

Номер патента: 809360

Опубликовано: 28.02.1981

Авторы: Воллернер, Гудым, Майструк

МПК: G11C 11/00

Метки: запоминающее

...информационных импульсов.Последовательно соединенные формирователь 1 тактовых импульсов, модулятор 2, первый элемент 3 задержки, усилитель 4, детектор 5 и селектор 6 тактовых импульсов, выход которого подключен ко входу формирователя 1 тактовых импульсов, образуют кольцо цирку.-. ляции тактового импульса, Последовательно соединенные первый ключ 7, второй. элемент 8 задержки, формирователь 9 информационных. импульсов, модулятор 2, первый элемент 3 задержки, усилитель 4 и детектор 5, выход которогосоединен со входом первого ключа 7, образуют кольцо циркуляции информационных импульсов.На Фиг. 2 изображены временные диаграюы напряжений тактовых импульсов (Фиг. 2 а), управляющих импульсов (фиг, 2 б), сигналов на прямом выходе счетчика 13...

Номер патента: 809361

Опубликовано: 28.02.1981

Авторы: Буйнов, Непомнящий

МПК: G11C 11/00

Метки: запоминающее

...памяти.Вся распределяемая память объема 2"слов разделяется на блоки объема 2",,2 к к к-т двок, йВсе блоки памяти одного размера представляются статическим регистром. Следовательно, статических регистров внакопителе 1 столько, сколько существует различных размеров уровнейпамяти, Совокупность регистров накопителя отображает структуру распределяе".мой памяти в виде дерева. На каждом:уровне, начиная-с верхнего нулевого,:количество триггеров в регистре опре". 39деляется как 2 , где 6 - текущий номер уровня,По сигналам запроса к номера уров"ня первый блок 5 управления вырабатывает импульс, который поступает навторой блок 7 управления. Этот блокопределяет первую свободную ячейкуна этом уровне и соответствующей ей,триггер в...

Номер патента: 809362

Опубликовано: 28.02.1981

Автор: Рязанов

МПК: G11C 11/00

Метки: запоминающее, само-контролем

...окажется больше в, то срабатывают пороговый элемент 9 и триггер 7. После появления сигнала логического нуля на шине 16 устройство устанавливается в исходное состояние,Если при выводе информации из накопителя 2 произойдет сбой канала передачи данных, то на шине 19 сигналов сбоя появится сигнал, который включает блок 11 индикации, фиксирующий ошибку, и переключает в исходное состояние триггер 10, который закрывает первым входам формирователей 13.2сигналов признака второй группы, выходы которых соединены с выходнымишинами 20. Нулевой выход второго триггера 10 соединен с четвертыми входами формирователей 13. 1 сигналов призна-ка первой группы, выход одного из которых подключен ко второму входу одного иэ формирователей 13.2 сигналов...

Номер патента: 809363

Опубликовано: 28.02.1981

Автор: Годлевский

МПК: G11C 11/00

Метки: запоминающее, оперативное, устрой-ctbo

...а другой вход - к выходу старших разрядов счетчика 7. Счетный входсчетчика 7 соединен с выходом перногоэлемента И 9. Выход второго элементаИ 12 соединен с другим входом перного элемента ИЛИ 8, один из входовсо вторым входом первого элементаИ 9, а другой вход - с выходом второго накопителя 10.Адресный и информационный входывторого накопителя 10 подключены соответственно к адресному входу первого накопителя 1 и к выходу триггера б, а вход Запись - к ныходу второго элемента ИЛИ 11. Первый вход второго элемента ИЛИ 11 соединен с выходом первого элемента И 9, а второйвход - с выходом формирователя 4 сигналов обращения.В описываемом варианте устройствапервый накопитель нынолнен на интегральных схемах ИС МОП, а второй накопитель 10 и...

Номер патента: 809364

Опубликовано: 28.02.1981

Авторы: Косов, Савельев, Соколов

МПК: G11C 11/00

Метки: запоминающее

...а выход -с первым входом Формирователя 12,второй вход которого подключен к выходу элемента 8 ИЛИ, а выходы соединены с входами блока 13, одни из выходов которого подключены к входам усилителя 14, выход которого соединен свходом элемента 17 памяти, выходыкоторого подключены соответственно кпервому входу элемента 18 И и входублока .4, другие выходы блока 13 через резисторы 15 соединены с однимииз входов сумматоров 16, другие входы которых подключены к выходам накопителя 3, а выходы - к входам усилителей 6. Вторые входы блока 7, элементов И 10 и 18 и управляющий входблока 13 соединены с выходами блока 4.Устройство работает следующим образом,При считывании выбранного числа изнакопителя 3 по сигналам блока 4 управления, срабатывают один ключ...

Номер патента: 809365

Опубликовано: 28.02.1981

Авторы: Дикарев, Огнев, Шамаев

МПК: G11C 11/00

Метки: запоминающее

...величиной постоянной времени дифференцирования, навход 15 - сигнал управления временным селектором.Входы усилителя 10 подключены к фоодному иэ выводов резистора 7, соединенному с выходом дешифратора 3, иодному из выводов источника 8, другие выводы которых соединены с шиной 11, Выход усилителя 10 подключен Ыко входу усилителя б и входу интегратора 9, выход которого соединен суправляющим входом Формирователя 5,выход которого подключен ко входу дешифратора 4. еОЗУ в такте чтения работает следую"щим образом,В исходном состоянии блок 2 идешифраторы 3 и 4 закрыты и тока нив адресных, ни в разрядных, шинах неч 65 На вход 14 подают высокий уровень, что соответствует малой постоянной времени дифференцирования в схеме 12 подавления помехи,...

Номер патента: 809366

Опубликовано: 28.02.1981

Авторы: Бородин, Колосков, Константиновский, Лемуткин

МПК: G11C 11/00

Метки: автономным, запоминающее, контролем, постоянное, устрой-ctbo

...блока 1 памяти. Таким образом выполняется циклперезаписи информации в устройстве.Для безотказной работы устройстваколичество циклов перезаписи информа- Я ции в одной запоминающей микросхеме не должно превышать максимально допустимого значения. Поскольку смена информации в различных сегментах блока 1 памяти происходит хаотически, необходимо контролировать количество перезаписи информации для каждого сегмента, чтобы заранее определитьМомент возможного выхода его из строя.Контроль количеством циклов перезаписи выполняется следующим образом.При поступлении команды изменения информации в устройстве на вход старших разрядов регистра 4 адреса поступает код адреса сегмента первого блока 1 памяти, который дешифрируется в первом дешифраторе 3...

Номер патента: 809367

Опубликовано: 28.02.1981

Авторы: Григорьев, Фролов

МПК: G11C 11/00

Метки: запоминающее

...(при изменении напряжения дополнительного ксточника питания либо нагрузки на выходе стабилизатора 17 тока) воздействует на,транзистор 23 и величина тока, протекающего через него, практически не изменяется. Далее ток протекает через стабилитроны 21 и 20 блока 18 и утилизируется в цепях питания блоков 9, 11.Стабилитрон 20, эашунтированный конденсатором 22, образует источник стабилизированного напряжения. Это на-.пряжение подается к ключам 5 и является напряжением смещения. Таким образом, в случае, когда адрес не выбран, транзистор 23 стабилизатора тоФормула изобретения ка 17 находится в активном режиме, рабочая точка его поддерживается постоянной и стабилизированный ток используется для питания блоков раз" рядного управления.При...

Номер патента: 809368

Опубликовано: 28.02.1981

Авторы: Косов, Савельев, Соколов

МПК: G11C 11/00

Метки: запоминающее

...15 И, выход которого соединен с входами ключей 16, соединенных с дополнительными нагрузочными элементами на резисторах 17, Другие концы дополнительных нагрузочных.резисторов 17 соединены с входами усилителя 4 воспроизведения.В режиме записи блок 9 управления вырабатывает на нервом выходе управляющий сигнал, по которому в соответствии с кодом числа, находящимся в числовом регистре 8 подаются соответствующие потенциалы на выходы Формирователя 3 токов. В это же время иэ блока 9 управления (по третьему выходу) подается сигнал на Формирователь 3 разрядных токов, который и запускает его, а в блок 1 памяти, в разрядные шины, подаются положительные и отрицательные разрядные токи, соответствующие кодам (ф 1" или "Оф ) числа.Эатем с некоторой...

Номер патента: 809369

Опубликовано: 28.02.1981

Автор: Савельев

МПК: G11C 11/00

Метки: запоминающее

...с первыми входами соответствующих дискриминаторов сигналов 13, вторые входы которых подключены к выходу формирователя 11 уровня сигналов дискриминации, вход которого подключен к выходу коррелятора 7,Устройство работает следующим образом,При считывании по сигналу из блока .4 управления формирователи 2 адресных токов вырабатывают адресные токи считывания, поступающие в накопитель 1, и ток, опрашивающий формиро:ватели эталонных сигналов 5 и б,Формирующие соответственно эталонныйсигнал "1" и эталонный сигнал "0".Эталонный сигнал "1" подается на входы.корреляторон 8 первой группы, надругие входы которых приходят информационные сигналы из накопителя 1. Эти15 же информационные сигналы из накопителя 1 поступают на вторые входы корреляторов 9...

Номер патента: 809370

Опубликовано: 28.02.1981

Автор: Вайсбурд

МПК: G11C 11/00

Метки: оперативноезапоминающее, резервированное

...схема предложенного устройства.Устройство содержит рабочие 1.1- 1.п и резервный 2 блоки памяти, имекщие адресные, 3 и информационные 4 входы и выходы 5, (и+2)-входовой сумматор б по модулю два и элемент 7 ИЛИ с первым 8 и вторым 9 входами, Адресные 3 и информационные 4 входы и выходы 5 рабочих блоков памяти 1.1- 1.п и адресный вход 3 и выход 5 ре- р зервного блока 2 памяти подключены к одним из входов и выходам устройства. Одни из входов (и+2) - входового сумматора б по модулю два соединены соответственно с выходами 5 рабочих 1.1-1.п и резервного 2 блоков памяти, а другой вход соединен с первым входом 8 элемента 7 ИЛИ и другим входом устройства. Второй вход 9 элемента 7 ИЛИ подклЮчен к выходу (и+2) - входо-. вого сумматора б по...