Архив за 1981 год

Номер патента: 809131

Опубликовано: 28.02.1981

Авторы: Лихтциндер, Орлович, Смирнов, Стахов, Сторожук

МПК: G06F 1/02

Метки: генератор, кодов, случайных

...счетчика - ко второму входу элемента ИЛИ, выход которого является выходом генератора случайных кодов.Функциональная схема генератора случайных кодов представлена на чертеже.Он содержит генератор 1 случайных импульсов, линию 2 задержки, триггер 3, элемент И 4, триггер 5, элемент И 6, шину 7 синхронизации, элемент НЕ Ь, счетчик 9 элемент ИЛИ 10, выходную шину 11.Генератор случайных кодов работает следующим образом,Импульсы синхронизации с шины 7 устанавливают триггер 3 в состояние 1. Тем самым открывается элемент И 4, и случайные импульсы с выхода генератора 1 поступают на единичный вход триггера 5. Установка триггера 3 в состояние О осуществляется задержанными случайными импульсами. В результате импульсы, приходящие с выхода генератора...

Номер патента: 809132

Опубликовано: 28.02.1981

Автор: Хельвас

МПК: G06F 1/04

Метки: вычис-лительной, синхронизации, системы

...с первой группой входов, а О вторые - со второй групой входов блока 4 управления, Выходы элементов И 13 подключены к входам элемента ИЛИ 15, а выходы элементов И 14 - к входам элемента ИЛИ 16. Выходы элементов ИЛИ 15 и 16 соединены со входами элемента ИЛИ 15 НЕ 18, выход которого подключен к счетному входу триггера 19, установочный вход которого через элемент НЕ 17 соединен с выходом элемента ИЛИ 15, а выход через элемент задержки 20 - с выходом блока 26 4 управления.Устройство работает следующим образом.Оно обеспечивает синхронизацию тактовых импульсов двух и более распределителей импульсов с любым наперед заданным сдвигом одноименных импульсов. Совпадение одноименных тактовых импульсов управляющего и управляемых распределителей или...

Номер патента: 809133

Опубликовано: 28.02.1981

Авторы: Кузавков, Самотугин

МПК: G06F 1/04

Метки: вычис-лительной, синхронизации, системы

...к выходу согласующего блока. 45На чертеже приведена блок-схема устройства.Устройство содержит задающий: генератор 1, формирователь 2 временных интервалов, согласующий блок 3, счетчик 450импульсов, триггер 5, сумматор 6 по модулю два, выход 7 и линию 8. Устройство входит в состав каждого блока обработки данных 9 группы.Выход генератора 1 соединен со счетным входом счетчика 4 и входом формиро- уб вателя 2 временных интервалов, выход которого соединен со входом согласующего блока 3 и одним из входов сумматора 6 по модулю два, другой вход которого соединен с выходом согласующего блока 3 и входом установки счетчика 4, выход которого соединен с нулевым входом триггера 5, единичный вход которого соединен с выходом сумматора 6 по модулю...

Номер патента: 809134

Опубликовано: 28.02.1981

Автор: Калинин

МПК: G06F 1/04

Метки: импульсов, распределитель

...выход мажоритарного элемента 9 соединен со вторым входом элемента И 10, выход которого подключен ко второму входу счетчика 2 временных интервалов и к входам триггера 7, счетчика 11 импульсов, выходного шифратора 13, выход элемента И 5 соединен со входом счетчика 2 временных интервалов, выходы которого подключены к первым входам схемы 3 сравнения, вторые входы схемы 3 сравнения соединены с выходами шифратора 6 временных интервалов, входы ко510 третьего каналов соответственно, выходы выходных мажоритарных элементов 15 г - 15 соединены с выходными шинами 161 - 16, распределителя, вход 4 триггера подключен к потенциалу логического нуля, а вход Ктриггера соединен с потенциалом логической единицы,Распределитель начинает работать при...

Номер патента: 809135

Опубликовано: 28.02.1981

Авторы: Дубинин, Кагаловский, Кондратьева, Лондер, Рабинович

МПК: G06F 1/04

Метки: вычислительных, машин, синхронизации, сис-темы

...И, выход каждого из которых соеди нен со сбрасывающим входом соответствующего счетчика, нулевой и единичный входы триггера соединены с выходами соответственно первого и второго элементов И, первые входы которых соединены соответственно с нулевым и единичным выходами триггера, а вторые входы - с выходами соответственно второго и первого счетчиков.На чертеже представлена блок-схема предлагаемого устройства.Устройство содержит тактовый генератор 1, счетчик 2, элемент И 3, триггер 4, тактовый генератор 5, счетчик 6, элемент И 7.Тактовые генераторы 1 и 5 соединены со счетными входами счетчиков 2 и 6 соответственно, выходы которых соединены с первыми входами элементов И 7 и 3, второй вход элемента И 7 соединен с одним из выходов триггера 4,...

Номер патента: 809136

Опубликовано: 28.02.1981

Авторы: Гареев, Кревский, Макеев, Путилов, Рукоданов

МПК: G06F 1/04

Метки: генератор, синхроимпульсов

...времени Т 1 (фиг. 2). При отсутствии импульсов внешней синхронизации потенциал на входе формирователя 2 импульсов представлен на фиг. 2 а, Потенциал на выходе формирователя 2 импульсов представлен на фиг. 2 б. Так как на счетный вход триггера 3 в течение интервала времени 11 не поступают импульсы с выхода формирователя 2 импульсов, то потенциал на выходе триггера 3 постоянный 1 например логический О) как представлено на фиг. 2 в. На фиг. 2 г представлен потенциал на выходе элемента 11 задержки. На фиг. 2 д представлен потенциал на выходе элемента 4 И. На фиг. 2 е представлена последовательность импульсов на выходе генератора синхроимпульсов.При приходе импульсоввнешней синхронизации, что соответствует интервалу времени Та (фиг. 2),...

Номер патента: 809137

Опубликовано: 28.02.1981

Авторы: Дронов, Когге, Кудашов

МПК: G06F 1/04

Метки: импульсов, распределитель

...поступающего на вход 5 (фиг. 2 а) распределителя. В результате этого на стробирующем входе первого дешифратора 2 (фиг, 2 в) появляется сигнал, который поступает на выход 6 (фиг. 2 к) распределителя через подготовленный первый выход (фиг. 2 е) первого дешифратора 2, так как счетчик 1 находится в нулевом состоянии.По приходу первого сигнала, поступающего на вход 5 (фиг. 2 а) распределителя, на стробирующем входе второго дешифратора 3 (фиг. 2 б) появляется сигнал, который поступает на выход 7 (фиг. 2 л) распределителя через подготовленный первый выход (фиг. 2 е) второго дешифратора 3, так как счетчик 1 на момент действия входного сигнала находится в нулевом состоянии,Сигнал со входа 5 (фиг. 2 а) устройства поступает также на вход счетчика...

Номер патента: 809138

Опубликовано: 28.02.1981

Авторы: Братюк, Исаенко, Калиничев, Тафель

МПК: G06F 3/04

Метки: обмена

...этого адреса с адресом, полученным от внешнего устройства, подканал выдает внешнему устройству код операции с регистра 5 через блок 3. После нормального завершения начальной выборки начинается обмен данными.55 7При монопольном обмене (например в селекторных иолканалах) обмен данными продолжается без логического отключения внешнего устройства от интерфейса. В мультиплексном режиме дальнейшее взаимодействие между мультиплексным подканалом и внешним устройством прерывается и возобновляется по требованию внешнего устрой ства, поступаюшему в блок 3. При этом в отличие от известного устройства не требуется прерывания раооты главного канала. Выбрав адрес внешнего устройства, выставившего требование, блок 3 вылает этот адрес в регистр 5....

Номер патента: 809139

Опубликовано: 28.02.1981

Авторы: Бутякова, Иванов, Корбашов, Хлюпин

МПК: G06F 3/04

Метки: сопряжения

...контроля.Указанная цель достигается тем, что устройство для сопряжения по авт. св Мо 736086 введен подканал запроса контрол ных массивов, причем первый вход подканала запроса подключен ко второму выходу блока синхронизации, первый выход и второй вход - соответственно к дополнитель 40 ным входу запроса и выходу разрешения блока приоритета, третий вход - к дополнительному управляющему выходу регистра готовности программы, четвертый вход и второй выход - соответственно к дополнительным выходу и входу группы информацион ных входов и выходов коммутатора информации, третий выход - соответственно к дополнительному адресному входу коммутатора информации, информационный выход подканала запроса подключен к управляющим выходам подканалов...

Номер патента: 809140

Опубликовано: 28.02.1981

Авторы: Виноградов, Гурский, Мельшиян, Федорков, Филатов, Шпилева

МПК: G06F 3/04

Метки: ввода, вывода, вычислительной, информацией, машиной(эвм, междуэлектронной, обмена, устройствами

...адреса в 1, сигнал с выхода которого разрешает прохождение управляющих сиг 55 от результата проверки данных, кода операций, занесенных в регистр 52, так и отналичия сигналов единичного уровня на выходах узлов формирования, размера кадраили матрицы знакоместа и от содержимогорегистра 51, то в соответствующие разряды 5регистра 40 через элементы ИЛИ 41 сигналами от регистра 39 поразрядно заноситсяинформация из регистра 52 через элементыИ 53 из регистра 51 через элементы И 55,с выходов схем сравнения 47 и 48, а такжебазовый адрес следующей ми кроко м андыпри условном переходе из регистра 39, который является адресом следующей микрокоманды при безусловном переходе.Таким образом,. замыкается связь по управлению от регистра 39 концентратора...

Номер патента: 809141

Опубликовано: 28.02.1981

Авторы: Горячев, Денисов, Кеворков, Щербаков

МПК: G06F 3/04

Метки: сопряжения, устройствомввода-вывода, электроннойвычислительной

...идентифицирующего сигнала управления по выходу 19 и ЭВМ,В ответ на состояние ЗАПРОС ЭВМ по входу 13 посылает байт информации, содержащий команду ВВОД и адрес устройства для сопряжения, а по входу 17 - сигнал управления. С третьего и второго выходов регистра 11 команда и адрес поступают соответственно на входы дешифраторов 7 и 8.809141 20 25 зо 35 Формула изобретения После идентификации адреса в ответ на команду ВВОД с выхода блока 9 через регистр 10 на выход 5 поступает состояние ПРОДОЛЖЕНИЕ, указывающее на готовность устройства для сопряжения передать данные в ЭВМ.Накопленная информация с выхода накопителя 4 через регистр 1 О передается в ЭВМ, После передачи последнего байта данных в блоке 9 формируется состояние ГОТОВ,...

Номер патента: 809142

Опубликовано: 28.02.1981

Авторы: Андросенко, Динович, Морозов, Рафальский

МПК: G06F 3/04

Метки: каналами, коммуникационным, обменамежду, процессороми, связи, синхронизации

...загрузке, осуществляемой от центральной ЭВМ системы, заносится код константы скорости передачи по каналу, код вида обмена (матричный или циклический), код типа канала связи (дуплексный или полудуплексный),код конфигурации терминалов удаленного пульта и код длины передаваемого блока. В другой фиксированной области оперативной памяти коммуникационного процессора 11 выделяется определенное поле групповых ячеек вывода в регистре 5, число которых кратно количеству возможных градаций скоростей обмена коммуникационного процессора 11 с каналами связи, так как разрядность групповых ячеек для каждой скорости равна максимальному количеству каналов связи, которые обслуживает коммуникационный процессор 11.Г 1 осле сформирования канального массива в...

Номер патента: 809143

Опубликовано: 28.02.1981

Автор: Иванов

МПК: G06F 3/04

Метки: вычислительной, маги-стралью, общей, системы, сопряжения

...на информационную шину 3, а также формирование сигнала окончания сравнения на выходе схемы 22 не выполняется. Таким образом, в результате параллельного сравнения, происходящего одновременно в нескольких уст7 809143 ройствах 2 с выставленными запросами, на шине 3 формируется наибольший по своему значению двоичный код наиболее приоритетной ЭВМ. Сигнал окончания сравнения поступает на вход 50 элемента И 43, на второй вход которого через элемент задержки 45 поступает сигнал запуска схемы сравнения. При наличии последнего включается триггер 42, сигнал с выхода которого через передающий усилитель 48 устанавливает на линии 6 нулевой потенциал и тем самым фиксирует занятие информационной шины 3.Нулевой сигнал с выхода приемного усилителя...

Номер патента: 809144

Опубликовано: 28.02.1981

Авторы: Грузнов, Дроздов, Карпычев, Кутьин

МПК: G06F 3/04

Метки: вычисли-тельной, датчи-ками, импульсными, сопряжения

...машиной, дешифратор 8, элементы 9 И группы, пропускающие одиночный импульс с выхода управляющей схемы 5 ИЛИ только при наличии разрешающего потенциала с выхода дешифратора 8, шифраторы 10 группы, формирующие требуемые дополнительные разряды кода адреса сработавшего датчика, входы 11 группы информационных входов устройства, выходы 12 группы информационных выходов устройства, входы 13 группы управляющих входов устройства, выходы 14 группы управляющих выходов устройства, управляющие вход 15 и выход 16 устройства,Устройство работает следующим образом.Сопрягаемая вычислительная машина, записывая в управляющий регистр 7 через входы 13 требуемый код, задает режим работы устройства. Это осуществляется с помощью дешифратора 8, который,...

Номер патента: 809145

Опубликовано: 28.02.1981

Авторы: Жажа, Стыцюк

МПК: G06F 3/04

Метки: вычислительных, машин, сопряжения, электрон-ных

...входом элемента И, второй выход - со вторыми входами элементов И второй группы и третьими входами элементов И первой группы, а третий выход - с третьим входом триггера, первый вход и второй выход которого соединены соответственно со вторым входом счетчика адреса и третьими входами элементов И второй группы.На чертеже представлена блок-схема устройства.Схема содержит блок 1 управления в составе дешифратора 2 признака начального адреса, дешифратора 3 признаков командной информации, дешифратора 4 признаков числовой информации, триггера 5, регистра 6 сдвигов и элемента И 7, блока 8 формирования адреса в составе элементов И 9 первой группы элементов И 10 второй группы и счетчика 11 адреса, блок 12 преобразования командной информации, блок 13...

Номер патента: 809146

Опубликовано: 28.02.1981

Автор: Ибрагимов

МПК: G06F 3/04

Метки: сопряжения

...и вторыми входами элементов И группы, третьи входы которых являются соответствуюшими информационными входами устройства, а выходы - соответствуюшими информационными выходами устройства, второй вход триггера подключен к выходу элемента задержки, а выход - ко второму входу элемента И, введен второй элемент ИЛИ, входами соединенный с выходами второго распределителя, а выходомсс входом элемента задержки. На фиг. 1 представлена блок-схема устройства; на фиг. 2 - фрагмент функциональной схемы источника-приемника, подключаемого к устройству.Блок-схема устройства содержит первый 1 и второй 2 распределители, элементы И 3 группы, информационные выходы 4 и входы 5 устройства, генератор 6 импульсов, элемент И 7, триггер 8, первый элемент ИЛИ 9,...

Номер патента: 809147

Опубликовано: 28.02.1981

Авторы: Бровко, Дмитриев, Еремин, Зайченко, Карапетьян, Резниченко

МПК: G06F 3/04

Метки: вычислительных, двух, машин, сопряжения, элект-ронных

...3 управляющих сигналов управляет работой всего устройства сопряжения и содержит триггер 2 кола выборки, синхронизатор 13, 1 ормиров,1 тель4 импульсов чтен 11 й 11 3,;11 11, э.,1. 1 ент И-НЕ 15, адреснукшину 16, вхолы шины 17 и 18 импульсов синхронизации входа, шину 9 управления чтением и записью, ьхода блока шины 20 и 21 сигналов кода Выборки первого входа, шп,1 и 22 и 23 сигналов чтения и записи втоо - ,;ок.11 ину 24 адресного сигнала второго входа блока.Триггер 12 кода выборки содержит триггер 25 и элемент НЕ 26 Синхронизатор 3 состоит из элементов НЕ 27, элемента и-НЕ 28. , .:жнта НЕ 29, лиола 30 и конденсатоса 3Формирователь 14 сигналов чтения и записи содержит элемент НЕ 32 и элементы ИНЕ 33 и 34 (фиг. -).Б,1 ок управляющих...

Номер патента: 809148

Опубликовано: 28.02.1981

Авторы: Генкин, Голубев, Куно, Скворцов, Шагурин

МПК: G06F 3/04

Метки: аналоговогодатчика, ввода, информации, предваритель-ной

...через входной блок 1, усиливается или ослабевается. для того, чтобы динамический диапазон его изменения попадал в допусти 5 1 О 5 20 25 30 35 до 45 50 55 4мый диапазон сигналов аналого-цифрового преобразователя 4. В момент выборки по сигналу от блока 2 аналого-цифровой преобразователь 4 преобразует сигнал, поступающий с выхода входного блока 1, в цифровой код. Так как частота управляющих импульсов, формируемых блоком 2, пропорциональна частоте опорного сигнала, то интервалы между выборками оказываются привязанными к длительности входных опорных сигналов, поданных на вход 9, что обеспечивает перестройку устройства в широком диапазоне частот. На практике опорный сигнал может представлять сигнал от датчика круговой частоты вращения...

Номер патента: 809149

Опубликовано: 28.02.1981

Автор: Розов

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, код, кода, сме-шанных, чисел

...десятичных чисел.Преобразование осуществляется методом деления переводимого числа (а в дальнейшем остатков) без восстановления остатка на свой двоичный эквивалент при нахождении каждой двоично-десятичной тетрады, Под действием управляющего импульса из блока 4 считывается соответствующий эквивалент (в начале преобразования старший, т.е. гп=1), двоичный параллель ный код которого поступает на вход сумматора-вычитателя 5 и служит при нахождении данной тетрады делителем. Делимым же служит поступивший на другой вход сумматора-вычитателя 5 двоичный параллельный код входной информации (в дальнейшем делимым является предыдущий остаток). Блок 2 разрешает в первом такте преобразования вычитание делителя из делимого в...

Номер патента: 809150

Опубликовано: 28.02.1981

Авторы: Березин, Кисурин

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кодав

...входами 6 и 7 для параллельного и последовательного ввода данных в младший разряд (1+1) -ой тетрады. Выход старшего разряда блока 2 коррекции соединен также с управляющими входами ключа 3 и через инвертор 5 с управляющим входом ключа 4, Выход ключа 3 соединен со входом записи данных в тетраду, а выход ключа 4 соединен со входом сдвига данных в тетраде, Входы ключей соединены с входом 8 синхронизации преобразователя.Преобразователь работает следуюшим образом.В течение каждого такта преобразования к содержимому тетрады 1 в блоке 2 коррекции добавляется число три независимо от величины числа, поступающего из тетрады 1. Если результат меньше восьми, что равносильно тому, что исходное содержимое тетрады меньше пяти, то на выходе...

Номер патента: 809151

Опубликовано: 28.02.1981

Автор: Омельченко

МПК: G06F 5/02

Метки: двоично-десятичногокода, двоичный, код

...Затем поступают знак и величина деся;ичного порядка по шинам знака 3 и величины 4 десятичного порядка,30 Блок 2 управления вырабатывает сигналы пуска распределителя 9 и установки адреса на регистре 10 адреса. Сигнал с выхода регистра 10 адреса возбуждает необходимую ячейку второго блока 12 памяти, разряды которой опрашиваются распределенными импульсами, начиная с младшего разряда. Двоичная константа (множимое), считанная со второго блока 12 памяти, поступает на второй вход элемента ИЛИ 13, а затем на первый вход блока 16 умножения, на второй 40 вход которого поступают четыре разряда множителя с регистра 15 тетрады. Полученное частичное произведение от умножения на четыре разряда множителя поступает на вход двоичного сумматора 17, с...

Номер патента: 809152

Опубликовано: 28.02.1981

Авторы: Асатиани, Кублашвили, Мирианашвили, Смородинова, Чачанидзе

МПК: G06F 5/02

Метки: двоичнодесятичных, двоичные, преобразования, чисел

...ко второму входу первого дополнительного сумматора 27 выход шестого элемента И 18 через трехтактный дополнительный элемент 32 задержки соединен с первым входом четвертого дополнительного сумматора 33, выход которого подключен к первому входу пятого дополнительного сумматора 34 и через второй двухтактный дополнительный элемент 35 задержки ко второму входу пятого дополнительного сумматора 34, выход которого соединен со вторым входом второго дополнительного сумматора 29, выход седьмого элемента И соединен с первым входом шестого дополнительного сумматора 36 и через третий двухтактный дополнительный элемент 37 задержки со вторым входом шестого дополнительного сумматора 33, выход девятого элемента И 25 через второй шеститактный...

Номер патента: 809153

Опубликовано: 28.02.1981

Авторы: Асатиани, Кублашвили, Мирианашвили, Смородинова, Чачанидзе

МПК: G06F 5/02

Метки: двоично, двоичныхчисел, десятичные, преобразования

...где: 47 - код двоичного числа, подаваемого на информационную входную шину 5; 48 - логические уровни на шине 7 управления; 49 - логические уровни на шине 2 управления; 50 - логические уровни на выходе элемента ИЛИ 9;51,52,53,54 - соответственно, логические уровни на первом, втором, третьем и четвертом разрядных выходах сдвигового регистра 1; 55 - логические уровни на выходе элемента И 11; 56 - логические уровни на выходе элемента 15 задержки; 57 - логические уровни на выходе сумматора 6;58 - логические уровни на выходе элемента И 17; 59 - логические уровни на выходе элемента И 18; 60 - логические уровни на выходе элемента 20 задержки; 61 - логические уровни на выходе сумматора 21;62 - логические уровни на выходе элемента и И 22; 63 -...

Номер патента: 809154

Опубликовано: 28.02.1981

Автор: Червяков

МПК: G06F 5/02

Метки: классов, код, кодав, остаточных, полиадического, системы

...числа А по модулю Р,.Таким образом, на выходе преобразователя формируются сигналы, соответствующие представлению числа А в СОК.Если устройство реализовано на комбинационных элементах, то преобразование числа осуществляется за один такт при любом количестве модулей, при этом входы 13, 14 и 15 замкнуты (на чертеже показано пунктиром) и управляющий сигнал, соотг з зветствующий числам Яг, Яг, Яз поступает на вход 16.Если преобразователь реализован на интегральных схемах, то ему присуще простота и большая надежность. Время преобразования определяется суммарной задержкой сигнала в блоках 3, 8, 10 и 11.Пример. Пусть известно представление числа А в полиадическом .коде А= (1,0,2). Найти представление числа в СОК.На вход регистра...

Номер патента: 809155

Опубликовано: 28.02.1981

Авторы: Корнейчук, Пономаренко, Рахлин, Савченко, Тарасенко, Торошанко

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоично-деся-тичного, двоичного, двоичный, кода

...- блок 5 приема информации - вход регистра 1. В каждом 1-ом5цикле (1 = 2, 4 2 п) по сигналу К из блока 9 управления информация, переписываемая из регистра 1 в регистр 2, корректируется сумматором 15. Коррекция заключается в сложении кода регистра 1 с кодом, вырабатываемым блоком 16 коррекции в за- говисимости от содержимого четвертого разряда (цепь 17) регистра 1 в (4)+1)-м такте цикла коррекции К=О, 1, 2, гп - 1).При нулевом значении четвертого разрядаз (4) +1) -м такте блок 16 коррекции вырабатывает код 0000, при единичном значении -код 1101, который в 4)+1) =м, (4)+2)-м,(4) +3) -м и (4) +4) -м тактах последовательномладшими разрядами вперед поступает навход сумматора 15. В цикле коррекции в каждом (4)+4)-м такта выработка сигнала...

Номер патента: 809156

Опубликовано: 28.02.1981

Автор: Мухопад

МПК: G06F 5/02

Метки: единиц, последовательноговыделения, разрядногокода

...положение первойщ единицы 00010000 и одновременно она гасится на основном регистре, т. е. остается код 00000110, подготовленный для выделения последующей единицы.2. Функция генератора бегущей единицы.При заданных разрядах кода последовательно генерируется сигнал 1 на первом входе, затем на втором и т. д, до п, затем последовательность повторяется, начиная с первого входа и т. д.Указанная функция реализуется предлагаемым устройством, если внешней цепью соединить выход 20 со входом 22.Перед началом работы в рассматриваемом режиме подается сигнал установки единичного состояния в основном регистре или записывается код из одних единиц в основной регистр по параллельным информационным входам.Затем осуществляется режим выделения...

Номер патента: 809157

Опубликовано: 28.02.1981

Авторы: Браташова, Смирнов, Тимофеев, Федоров

МПК: G06F 5/02

Метки: вдвоично-десятичный, градусов, двоичного, код, кода, минут, секунд

...7 минут. Сигнал переполнения со счетчика 7 минут оступаст на вход счетчика 6 градусон. Одновременно сигнал со счетчика-формирователя 8 поступает на управляюший 4 счсг пс 9 с постоянным коэффициентом счета, который на каждом 11-ом импульсе воздействует через управляющий вход на счетик-формирователь 8, меняя его коэффициент счета с восьми на левять. Выходы сцетчика-формирователя 8 соединены с дсшиф- О ратором 10 секрл, который преобразует двоичный кол младших разрядов в лвоично-десятичный кол единиц секунд.Когда число, записанное в лвоичном счетчике З,будет считанным ло конца, дешифратор 4 нуля выдает сигнал запрета на элемент И 2, который прекрансает подачу импульсов от генератора 1 в преобразователь, и процесс преобразования...

Номер патента: 809158

Опубликовано: 28.02.1981

Автор: Чачанашвили

МПК: G06F 5/02

Метки: кода, непозиционного, позици-онных, признаков, формирования

...группа входов которого соединена с шинами задания константы, а выход подключен к управляющему входу сумматора по модуНа чертеже приведена блок-схема устройства.Устройство содержит сумматор 1 по модулю, блоки 2 и 3 сравнения, одйоразрядный двоичный сумматор 4.20 Устройство работает следующим образом.Остаток аз сравнивается с константойр на блоке 3 сравнения. Если з ( р, то выходной сигнал. блока 3 сравнения даст раз80958 Составитель В. КаидаТехред Л. БойкасТираж 756Государственного комитела м изобретений и отксква, Ж - 35, РаушскаяПатент, г. Ужгород, ул новКорректор Г.Подписноеета СССРрытийнаб., д. 4/5Проектная, 4 Редактор Н. КешеляЗаказ 17/58ВНИИП ешетник 113035, Милиал ППП решение на прохождение величины 1 з через сумматор 1 по модулю...

Номер патента: 809159

Опубликовано: 28.02.1981

Авторы: Мадоян, Минасян

МПК: G06F 5/02

Метки: дешифратор

...И - НЕ, а единичные и нулевые выходы вход ного регистра подключены к соответствующим выходным элементам И - НЕ, Вход формирователя 3 подключен к шине стробирования, а выход подключен к входам перезаписи входного регистра.Дешифратор работает следующим образом.В исходном состоянии триггеры входного регистра находятся в нулевом состоянии, на комбинационных входах выходного элемента И - НЕ 2 присутствуют разрешающие потенциалы, При поступлении на шину 4 стробирующего импульса длительностью (с (фиг. 2, а) на выходе элемента И - НЕ 2 появляется потенциал нулевого уровня инверсное значение строб-импульса с задержкойс, равной задержке одного вентиля, т, е. элемента И - НЕ (фиг. 2, в).Одновременно строб-импульс поступает на вход...

Номер патента: 809160

Опубликовано: 28.02.1981

Авторы: Бяльский, Гехт, Новохатняя

МПК: G06F 5/04

Метки: кода, параллельный, после-довательного, преобразования

...А.Тираж 75 ИПИ Государст по делам изобрМосква, Ж - 3 ПП Патент,Власенко едакто аказ 17 Н 1130 лиал разряда регистра сдвига, а выход - с пер- вым входом триггера режима, второй вход которого является входом Начало сообщения устройства и соединен с входом первого разряда регистра сдвига.На чертеже показано устройство для преобразования последовательного кода в параллельный, функциональная схема. Устройство содержит регистр 1 сдвига триггер 2 режима, элемент И 3, генератор 4 тактовых импульсов, шину 5 кодовых импульсов, шину 6 Начало сообщения. Емкость регистра 1 сдвига составляет и + 1 разряд.Устройство работает следующим образом. На шину 6 Начало сообщения поступает сигнал, который записывает 1 в первый разряд регистрасдвига....