Устройство для умножения целых чисел

Номер патента: 1324091

Опубликовано: 15.07.1987

Авторы: Аронштам, Ицкович, Молотков

МПК: H03K 3/84

Метки: генератор, псевдослучайных«, чисел

...13 и 19, выходные сигналы которых объединяются с помощью элемента ИЛИ 15, выходной сигнал которого через элемент НЕ 27 поступает на второй вход элемента И-НЕ 14, управляемого по первому входу выходным сигналом триггера 12, Если триггер 12 находится в единичном состоянии, то выходным сигналом низкого уровня элемента И-НЕ 14 триггер 10 устанавливается в О, при этом прекращается сдвиг в регистрах 4 и 25 сдвига, которые фиксируются в состоянии, соответствующем высокому уровню сигнала на выходе их последних разрядов. В регистре 11 памяти оказывается сформированным псевдослучайное число, соответствующее количеству единичных сигналов в генерируемом за цикл работы устройства отрезке М-последовательности. Для исключения повторения смежных чисел...

Номер патента: 1702391

Опубликовано: 30.12.1991

Авторы: Арбенин, Виницкий, Китайцев, Прокофьев, Семенов

МПК: G06F 17/18

Метки: гистограммы, случайных, формирования, чисел

...путем увеличения на единицу содержимого блока 3 по выбранному адресу,упомянутая единица снимается с выхода элемента 31 через счет ик 7 (в режиме "прозрачности"), сумматор 4 и регистр 12 до тех пор, пока на выходе;умматора ч код не сравняется с кодом на входе 37 в момент совпадения номера гистограммы с выхода шифратора 16 с выбранным входом 42 числом. В этом случае высокий уровень с выхода мультиплексора 17 раз-ешзет сигналу с выхода схемы 11 чеоез элемент 28 сбросить триггер 20, завершая тем самым режим накопления информации, Если какая-нибудь из гистограмм накопллась до величины, определяемой сигналом со входа 37 раньше, чем у выбранной входом 42, то высокий уровень с выхода схемы 1через элемент ЗЗ и триггер 22 записывается в блок 14...

Номер патента: 378826

Опубликовано: 01.01.1973

Авторы: Бойченко, Лаусенко

МПК: G06F 7/58

Метки: генератор, случайных, чисел

...устройства (ПЗУ) 3. Выходы регистра б с однойстороны через специализированный дешифратор для логарифмического перебора соединены со входами ПЗУ 3, с другой сторонысоединены с одними входами выходных вентилей 8, другие входы которых соединены содним из выходов генератора тактов 4,Генератор работает следующим образом,Импульсы запуска, с ЦВМ поступают на генератор тактов 4, который выдает серию импульсов, количество т которых определяетсяколичеством шагов логарифмического перебора. Импульсы снимаются с различных шингп =1 одп.Начало логарифмического перебора всегдаиначинается с середины области разбиения - ,2поэтому первый импульс выхода генераторатактов поступает непосредственно на ПЗУ 3и выбирает серединное значение области...

Номер патента: 1290308

Опубликовано: 15.02.1987

Авторы: Криворучко, Крищишин

МПК: G06F 7/552

Метки: возведения, степень

...степени, регистр порядка основания степени, элемент И, пять блоков памяти, четыре промежуточных регистра, триггер, сумматор, триггер знака мантиссы результата, регистр порядка результата, причем информационный вход триггера знака мантиссы осно. вания степени является входом знака мантиссы основания степени устройства, выход триггера знака мантиссы основайия степени соединен с первым входом элемента И, второй вход которого соединен с (выходом младшего разряда регистра показателя степени, выход элемента И соединен. с информационным входом триггера, выход которого соединен с информационным входом триггера знака мантиссы результата, выход которого является выходом знака мантиссы результа 90308 6 та устройства, выход регистра показателя...

Номер патента: 1539842

Опубликовано: 30.01.1990

Авторы: Копыл, Рева, Торчинский, Утяков

МПК: G11C 19/28

Метки: регистр, сдвига

...входом регистра, затворы передающих транзисторов нечетных и четных элементов памяти являются соответственно первым и вторым тактовыми входами регистра, блок регенерации, состоящий из трех зарядных транзисторов, трех разрядных транзисторов и коммутирующего транзистора, исток которого соединен с истоками, а затвор - со стоками третьего зарядного и третьего разрядного транзисторов, затворы которых соединены с затворами передающих транзисторов нечетных и четных элементов памяти соответственно, сток коммутирующего транзистора соединен с истоком второго разрядного транзистора, сток которого соединен с истоком первого зарядного транзистора, стоком передающего транзистора 98 ч 2 6последнего элемента памяти и затворомпервого...