Многоканальная вычислительная система для обработки хроматографических данных

Союз Советских Социалистических Республик(45) Дата опубликования описания 15.05.79 1. Кл. 6 06 Г 1514 Государственный комитет ссср по делам изобретеии" и открытийК 681.326 (088.8) 72) Авторы изобретения Ф. Бор В, А. П гардт, О. А, вленко, М, Друдового Краюро аналити езников, Ю, И. Кавкинутов и О, Н. Яковлев 71) Заявите Орденакторское кон СИСТЕМ АННЫХ(54) МНОГОКАНАЛЬНАЯ ВЫЧИСЛИТЕЛЬНАДЛЯ ОБРАБОТКИ ХРОМАТОГРАФИЧЕСКИ Изобретение относится к области вычислительной техники, и предназначено для обработки в ходе анализа сигналов, поступающих от хроматографических приборов.Известна система обработки информации, поступающей от хроматографов, построенная по принципу программируемого вычислительного автомата, содержащая аналого-цифровой преобразователь и либо мини-ЭВМ, либо вычислитель, структура которого специализирована для решения ограниченного круга задач 1.Наиболее близкой по технической сущности к предлагаемой является система, содержащая постоянное запоминающее устройство, оперативное запоминающее устройство, включающее дешифратор, накопитель и регистр числа, центральный процессор, включающий арифметическое устройство, регистр номера канала, управляющие входы которых соединены с соответствующими выходами устройства управления, устройство ввода данных, блок аналого-цифрового преобразования, выходы которых подключены к первому входу центрального процессора и первому входу арифметического устройства, группа входов блока аналого-цифрового преобразования соединена с группой входов системы, первый выход арифметического устройства соедиого Знамени специальноеского приборостроения АН СС нен с первым выходом центрального процессора и входом устройства вывода данных, вторые вход и выход - подключены соответственно ко второму входу централь ного процессора, к первому выходу регистра числа, к первому выходу оперативного запоминающего устройства, и ко второму.выходу центрального процессора, к первому входу оперативного запоминающего 0 устройства и к первому входу регистрачисла, адресные выходы устройства управ.ления и центрального процессора соединены с первым управляющим входом постоянного запоминающего устройства, первый 5 выход которого подключен к третьему входу центрального процессора и входу устройства управления, выход устройства управления и третий выход центрального процессора соединены со вторым входом опе ративного запоминающего устройства ипервым входом дешифратора 21.Цифровой код с блока аналого-цифрового преобразования (АЦП) каждого канала по сигналу от центрального процессора за носится непосредственно в оперативное запоминающее устройство (ОЗУ) соответствующего канала по шинам прямого доступа в память. После съема кода АЦП одного из каналов центральный процессор про изводит обработку информации в ОЗУ это.го канала в течение определенного времени, зависящего от интервала времени между двумя последовательными съемами кода ЛЦП одного канала и числа каналов.Программа обработки отдельными командами поступает в центральный процессор из постоянного запоминающего устройства (ПЗУ). Обработка включает в себя вычисление параметров базисной линии, обнаружение пика, вычисление площади пика над . базисной линией, времени удерживания, суммарной площади пиков, относительной площади пиков и т, п., а также псчать результатов обработки, В ОЗУ каждого канала хранятся данные о хроматографических пиках (коды АЦП, параметры базисной линии, площади пиков и время удерживания, начальные данные об анализе), промежуточные результаты вычислений, окончательные результаты для печати.После обработки информации по одному из каналов происходит обработка по другому каналу, причем используется одна и та же программа обработки без изменения се команды.Недостатками известной системы является следующее:суммарный объем ОЗУ имеет определенную избыточность: ячейки ОЗУ для хранения промежуточных результатов при вычислениях дублируются в каждом блоке ОЗУ; число ячеек для хранения площадей и времени удерживания пиков до окончательных вычислений и печати должно выбираться, исходя из максимально возможного числа пиков в канале, хотя вероятность этого весьма мала; быстродействие системы определяется, исходя из максимальной длины программы, выполняемой за время обработки, хотя фактическая длительность обработки в зависимости от поступившей информации изменяется в широких пределах и поэтому часть времени обработки остается неиспользованной;возрастает конструктивная сложность каждого блока из-за необходимости иметь отдельные схемы для выдачи, приема и идентификации адреса блока, приема и выдачи числовой информации. Кроме того, возрастает время обмена информации, или требуется увеличение быстродействия обмена.Целью изобретения является экономия оборудования и сокращение непроизводительных затрат времени,Поставленная цель достигается тем, что в системе накопитель оперативного запоминающего устройства выполнен в виде канальных зон и общей зоны, входы которых соединены с соответствующими выходами дешифратора, а выходы через регистр числа соединены со вторым адресным входом постоянного запоминающего устройства, второй выход которого подключен ко второму входу дешифратора и третьему входу 5 10 15 20 25 30 35 40 45 50 55 60 65 4оперативного запоминающего устройства, четвертый вход которого и третий вход дешифратора соединены с четвертым выходом центрального процессора и выходом регистра номера канала.Схема устройства представлена на чертеже и включает:блок 1 аналого-цифрового преобразования (АЦП), оперативное запоминающее устройство 2 (ОЗУ), постоянное запоминающее устройство 3 (ПЗУ), центральный процессор 4, устройство ввода данных 5, устройство вывода данных б. Блок 1 может включать отдельные ЛЦП для каждого канала или один ЛЦП с переключением каналов на входе.Опсративное запоминающее устройство 2 включает в себя дешифратор 7, накопитель, включающий канальные зоны 8, 9, 10, 11, общую зону 12 и область адреса команды 13, регистр числа 14,В состав центрального процессора входят регистр номера канала 15, устройство управления 16, арифметическое устройство 17, а в состав постоянного запоминающего устройства - дешифратор адреса 18, накопитель команд 19, регистр команд 20,В течение интервала времени по одной и той же программе без изменения адресной части команд поочередно для каждого канала происходит обработка информации о пиках, хранящейся в соответствующей канальной зоне ОЗУ. Переключение канальных зон при переходе к обработке очередного канала происходит путем логического суммирования к адресу числа двоичного кода из регистра номера канала 15, входящего в центральный процессор 4. При этом адрес числа, указанный в команде, изменяется на величину 2"2", где К - номер канала, 2" - количество ячеек в каждой канальной зоне.Зона 12 имеет свободный доступ через дешифратор 7 независимо от номера канала. Так при наличии адреса числа в команде, большем чем 2 н - 2", где М - число каналов, запрещается логическое суммирование кода из регистра номера канала к адресу числа.В зону 12 входят общие для всех каналов ячейки промежуточных результатов вычислений, ячейки для хранения данных, необходимых для вычисления окончательных результатов и вывода на печать или другие регистрирующие устройства.Наличие зоны 12 позволяет при неполном использовании времени обработки, отведенном для одного канала, производить обработку данных зоны 12 для другого канала, что в целом сокращает непроизводительные затраты времени.Темп поступления хроматографических данных относительно невелик и при небольшом количестве одновременно обслуживаемых каналов требования к быстродействию5невысокие, Учитывая снижение этих требований за счет сокращения непроизводительных затрат времени на обработку, схема устройств вычислителя упрощена,Счетчик команд как самостоятельное устройство отсутствует. Вместо счетчика команд для хранения адреса команды используется ячейка ОЗУ (область 13),Для изменения адреса команды в специальном цикле по сигналу из устройства управления 16 процессора 4 через дешифратор 7 в регистр 14 считывается адрес предыдущей команды из области 13, К считанному адресу команды через арифметическое устройство 17 суммируется единица. Затем через дешифратор адреса команды 18 из накопителя команд 19 ПЗУ в регистр команды 20 считывается очередная команда. Адрес команды запоминается снова в области 13 ОЗУ. Хранение адреса команды в ОЗУ позволяет также упростить схему передачи сигналов управления, используя для этой цели операцию засылки числа в ОЗУ со специальным признаком условия передачи.Регистр числа 14 ОЗУ является одновременно адресным регистром ПЗУ, а регистр команды 20 ПЗУ - адресным регистром для ОЗУ. Код операции из ПЗУ поступает непосредственно в устройство управления 16 процессора, арифметическое устройство 17 процессора 4 последовательного действия, что упрощает схему процессора и уменьшает количество информационных шин связи,Блок аналого-цифрового преобразования 1, устройство ввода данных 5 и устройство вывода данных 6 подключаются непосредственно к арифметическому устройству 17. Формул а изобретения Многоканальная вычислительная система для обработки хроматографических данных, содержащая постоянное запоминающее устройство, оперативное запоминающее устройство, включающее дешифратор, накопитель и регистр числа, центральный процессор, включающий арифметическое устройство, регистр номера канала, управляющие входы которых соединены с соответствующими выходами устройства управления, устройство ввода данных, блок ана 5 10 15 20 25 Зо 35 40 45 50 лого-цифрового преобразования, выходы которых подключены к первому входу центрального процессора и первому входу арифметического устройства, группа входов блока аналого-цифрового преобразования соединена с группой входов системы, первый выход арифметического устройства соединен с первым выходом центрального процессора и входом устройства вывода данных, вторые вход и выход подключены соответственно ко второму входу центрального процессора, к первому выходу регистра числа, к первому выходу оперативного запоминающего устройства и ко второму выходу центрального процессора, к первому входу оперативного запоминающего устройства и к первому входу регистра числа, адресные выходы устройства управления и центрального процессора соединены с первым управляющим входом постоянного запоминающего устройства, первый выход которого подключен к третьему входу центрального процессора и входу устройства управления, выход устройства управления и третий выход центрального процессора соединены со вторым входом оперативного запоминающего устройства и первым входом дешифратора, отл ича ющ а я с я тем, что, с целью экономии оборудования и сокращения непроизводительных затрат времени, в ней накопитель оперативного запоминающего устройства выполнен в виде канальных зон и общей зоны, входы которых соединены с соответствующими выходами дешифратора, а выходы через регистр числа соединены со вторым адресным входом постоянного запоминающего устройства, второй выход которого подключен ко второму входу дешифратора и третьему входу оперативного запоминающего устройства, четвертый вход которого и третий вход дешифратора соединены с четвертым выходом центрального процессора и выходом регистра номера канала.Источники информации,принятые во внимание при экспертизе 1. Е 1 пе С 1 Ьегз 1 сЫ дег Ьез 1 еЬепдеп 5 узегпе Гцг д 1 е Ра 1 епег 1 аззцпд цп СЬгогпа 1 одтарЬ 1 с ЬаЬог. Лоцгпа 1 оГ СЬгогпа 1 одгарЬс, 1973, Мо 77, Мо 1, з. 75 - 89.2. А певуч Сотрцбпд 1 п 1 едга 1 ог 1 ог СЬгота 1 одгарЬу, Лоцгпа 1 о 1 сЬгогпа 1 одгарЬ 1 с Яе 11 цсе РесегпЬег, 1971.662945Составитель А. Жеренов едактор Н, Веселкина Корректоры: Л, Орлова и Е. Осипова Заказ 831/2 Изд,321 Тираж 779 Подписн НПО Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5ипография, пр. Сапунова, 2