Суммирующе-вычитающее устройство

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских,СоциалистическихРеспублик(22) Заявлено 010877 (21) 2513555/18-2с присоединением заявки Норственный комитеСССРелам изобретенийи открытий осуда(72) Авторы изобретени Д, Козюминский и В. А. Мищенк 1 Заявите ВЫЧИТАЮЩЕЕ УСТРОЙСТВ 54 СУММИР ой цели олнительый элент И,лемента рвойпервый ыходом 1Изобретение относится к областивычислительной техники и может быть,использовано для построения арифметических устройств ЭВМ.Известны комбинационные двоичныесумматоры-вычитатели, каждый разрядкоторых содержит два элемента неравнозначности 1). Недостатком такихустройств является невозможность"реализации сложения или вычитания"инОверсных кодов двоичных чисел. "Наиболее близким к данному изобретению является суммирующе-вычитающее устройство, каждый разряд которо го содержит два элемента равнозначности, входы первого нз которых подключены к входам соответствующихразрядов операндов устройства, авыход - к первому входу второго элемента равнозначности, выход которо-.го является выходом суммы данногоразряда устройства 2),Недостатком этого устройства являеъся то, что оно не реализует сложение или вычитание инверсий входныхкодов двоичных чисел.Целью изобретения является расширение Функциональных возможностей,заключающихся в обеспечении сложения ЗО и вычитания как прямых, так и инверс-. ных кодов операндов.Для достижения поставленн каждый разряд устройства доп но содержит третий и четверт менты равнозначности и элеме причем второй вход второго э равнозначности соединен с пе управляющей шиной устройства вход элемента И соединен с в первого элемента равнозначности, а второй вход - с выходом третьего элемента равнозначности, входы которого подключены к входу переносазаема) из предыдущего разряда устройства и второй управляющей шине устройства, выход элемента И соединен с первым входом четвертого элемента равнозначности, второй вход которого подключен к третьей управляющей шине устройства, а выходк выходу переноса (заема) из данного разряда устройства.На чертеже представлена схема .суммирующе-вычитающего устройства, которое содержит четыре элементаравнозначности 1-4 и элемент И .Элемент равнозначности 1 имеет два информационных входа 6 и 7, на которые подаются одноименные разрядыоперандов, выход элемента равнозначности 1 соединен с первым входом элемента И 5 и с первым входом элемента равнозначности 3, имеющего управляющий вход 8 и выход 9, являющийся выходом сигнала суммы или разности устройства. Элемент равнозначности 2 имеет информационный вход 10, на который подается сигнал переноса или заема из предыдущего разряда устройства и управляющий вход 11. Выход элемента равнозначности 2 " Сбединен со вторым входом элемента И 5, который выхОдом связан с первым входом элемента равнозначности 4, имеющего управляющий вход 12 и выход 13, который является выходом )5 сигнала переноса или заема в следующий разряд устройства.Устройство работает следующим образом.На входе 6 и 7 устройства подают ся сигналы в виде двоичных кодов А; и В одноименных разрядов операндов, с выхода элемента равнозначности 1 входные сигналы А; и В; поступают на вход элемента равнозначности 3, второй вход которого служит управ-. ляющим входом.и на него подается управляющий сигнал 1 . С выхода элемента равнозначнос"ги 3 снимается сигнал суммы или разности, определяеО мый логическим выражением8; =(д;В, . АД) Ц, ч (АВ, чД,В,)и,На элемент равнозначности 2 по входу 10 устройства подается сигнал переноса или замена Р из предыду)-сщего разряда, а на вход 11 подается двоичный сигнал управления. С выхода элемента равнозначности 2 сигнал равнозначности Р,и 1) подает ся на второй вход элемента Й 5, с выхода которого сигнал логического произведения .входных сигналов поступает на первый вход элемента равнозначности 4, на второй вход которого 48 подается двоичный управляющий сигналС выхода 13 элемента равнозначности 4 снимается двоичный сигнал переноса или заема, определяемый логическим выражением 50РЬ, А;В;ХР 1 Р,. 11) )Юфункциональные возможности сумми" рф)ще-вычитающего устройства приведенй в таблице и определяются двоичными сигналами управленийЛ и 1-)З+ РРРнР.,Р,Таким образом, предлагаемое полное суммирующе-вычитающее устройствоимеет несложную схему и позволяетреализовать арифметические операциисложения и вычитания как над прямыми,так и над инверсными кодами двоичных чисел,формула изобретения Сумирующе-вычитающее устройство каждый разряд которого содержит два элемента равнозначности, входы первого из которых подключены к входам соответствующих разрядов операндов устройства, а выход - к первому входу второго элемента равнозначности, выход которого является выходом суммы данного разряда устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей, заключающихся в обеспечении сложения и вычитания как прямых, так и инверсных кодов операндов, каждый разряд устройства дополнительно содержит третий и четвертый элементы равнозначности и элемент И, причем второй вход второго элемента равнозначности соединен с первой управляющей шиной устройства, первый вход. элемента И соединен с выходом первого элемента равнозначности, а второй вход - с выходом третьего элемента равнозначности, входы которого подключены к входу переноса (заема) из предыдущего разряда устройства и второй управляющей шине устройства, выход элемента И соединен с первым входом четвертого элемента равнозначности, второй вход которого подключен к третьей управляющей шине устройства, а выход - к выходу переноса (заема) из данного разряда устройства,Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР 9 174438, кл. Я 06 Р 7/50, 1964.2. Патент Японии У 50-13068, кл. 97(7) Е 312.1, 1975.667967 Составитель В. Березкин- 2 ЫУВИЖ" щк писн я илиал ПНП Патент, г. Ужгород, ул ектна Заказ 3469/44 тираж 7 ЦНИИПИ Государственного к по делам изобретений и 113035 Мосцеева %-35 Ра с