Накапливающий сумматор

ЛИС ЗОБРЕ Союз СоветскихСоциалистическихРеспублик ТОРСКОМ 2(23) Приоритет 7 к Гооударствеииый комитет публиковаио 15. 12. изобретений К 681. 3 088. 8) и открыти а опубликован(6) Дополнительное к авт Изобретение относится к области дифровой вычислительной техники,Известны накапливающие сумматоры,содержащие в каждом разряде счетныйтриггер, элемент задержки, элементы Ии ИЛИ Я 21,Наиболее близким к данному изобре-тению является накапливающий сумматорсодержащий в каждом разряде счетныйтриггер, счетный вход которого соединен10с выходом первого элемента ИЛИ, а выход подключен к выходу переноса в последующий разряд 31 .Слагаемые числа должны подаватьсяна параллельные входы разрядов сумма 15тора последовательно во времени, обеспечивая временной интервал между поступлением двух чисел, достаточный для формирования сигнала перенОса в разрядахсумматора, и его передачу через линиизадержки включенные между каждымидвумя соседними разрядами по направлению от младших разрядов к старшйм,что существенно снижает быстродействие сумматора, Кроме того, в таком сумматоре отсутствует возможность сложения чисел, представленных в последователь ном коде, а также в случае, когда одно из слагаемых представлено в последовательном, а другое.в параллельном коде.Целью изобретения является расширение класса решаемых задач и увеличение быстродействия сумматора.Это достигается тем, что предлагаемый сумматор содержит в каждом раз-. ряде элемент И, элемент И-НЕ, второй и третий элементы ИЛИ, и, кроме того, в сумматор введен распределитель импульсов, вход которого подключен к управляющему входу сумматора, а выходы ооединены с первыми входами элементов И-НЕ и И в каждом раэтяде, вторые входы которых соединены с выходами второго и третьего элементов ИЛИ, а выходы соединены с первым и вторым входами первогоэлемента ИЛИ, третий вход которого соединен с выходом переноса из прелыдуиьего"разряда сумматора; первые входы второгои третьего элементов ИЛИ каждого разряда сумматора соединены с шинами па раллельного ввода соответствующих разрядов первого и второео слагаемых, вторые,входы второго и третьего элементов ИЛИкаждого разряда соединены с шинами по-спедовательного ввода первого ивторогослагаемых.На чертеже представлена блок-схема 10сумма тора;Сумматор содержит счетные триггеры1 со счетными входами, элементы И-НЕ,2, элементы И 3, элементы ИЛИ 4,5, 6распределитель импульсов 7, управляющийвход 8, шины параллельного ввода первого и второго слагаемых 9 и 10, шиныпоследовательного ввода первого и второго слагаемых 11 и 12.Первый импульс с распределителя импульсов 7 поступает на входы элементовИ-.НЕ 2 и И 3 первого разряда, а 1-ыйимпульс с распределителя импульсов 7поступает на входы элементов И-НЕ 2 и 25И 3 1 -го разряда,Слагаемые числа, представленные впараллельном коде, одновременно подаются на шины параллельного ввода"сйагаемых 9 и 10 всех разрядов сумматора, 30после чего на управляющий вход 8 поступает сигнад запуска, Разряды слагаемых.через элементы ИЛИ 5 и 4 поступают навходы элементов И-НЕ 2 и элементов И3, на друние входы которых подаются 35сдвинутые во времени стробирующие импульсы распределителя импульсов 7, причем длительность стробимпупьсов большевремени переключения триггера 1;В случае, когда значение разрядасла гаемого, поступающего на вход элементаИ-НЕ 2, соответствует ".1", переднимрронтом стробирующего импульса навыходе элемента И-НЕ 2 формируется перепад напряжения, поступающий на счетный вход триггера 1, устанавливая его в/.состояние "1".Аналогично происходит формированиеперепада напряжения на выходе элементаИ 3 при этом перепад формируется задним фронтом стробирующего импульса;Таким образом, при значениях ( 1 -1)- го разряда слагаемых, соответствующихлогической единице, на счетный вход( 1-1)-го триггера 1 поатупают два сиг-,55нала запуска, временнбй интервал меж"ду которыми определяется длительностьюстробирующего импульса. При этом ( -1)счетный триггер 1 последовательно прини 104мает состояние "1" и "0, в результатечего на выходе ( 1 -1 )-го счетного триг.гера формируется сигнал переноса, поступающий через элемент ИЛИ 4 на счетныйвход 1-1 о триггера 1. Через промежуток времени, равный временному интервалу между импульсами распределителяимпульсов 7, начинается формированиесигналов запуска 1 -го триггера 1 на1выходах элементов И-НЕ 2 и И 3, Процесс формирования сигналов запуска1-го триггера 1 аналогичен описанным.При суммировании слагаемых, предста-вленных в последовательном коде, а также .в случае, когда одно из слагаемыхпредставлено в последовательном, а другое в параллельном коде, сигнал запускапоступает на вход 8 синхронно с началомпервой кодовой посылки слагаемого, представлейного в последовательном коде,Длительность импульса распределителяимпульсов 7 и временных интерваловмежду ними выбирается таким образомчтобы первый импульс распределителя импульсов 7 совпадал по времени с первойкодовой посылкой последовательного кодаслагаемого, второй - со второй кодовойпосылкой и т.д.формирование сигналов запуска счетных триггеров 1 при этом происходитаналогично описанному ранее,Сумма считывается с выходов счетныхтриггеров 1.Использование в сумматоре распределителя импульсов, осуществляющего стробирование кодовых сигналов слагаемых иодновременно создающего временной ин тервал междупоступлением сигнала переноса и записью разрядов слагаемых втриггере соответствующих разрядов, выгодно отличает данный сумматор от прототипа, т.е, появляется возможность сложения чисел, представленных как в параллельном, так и в последовательномкоде без предварительного преобразования,Кроме того, в данном сумматоре слагаемые подаются на входы сумматора одновременно, что позволяет увеличить быстродействие сумматора.Формула изобретенияНакапливающий, сумматор, содержащий в каждом разряде счетный, триггер, счетный вход которого соединен с выходом первого элемента ИЛИ, а выход подключен к выходу переноса в последующий703810 Составитель В. БерезкинТехред Н. Ковалева . Корректор Ю. Макаренко аменска 780 , Подписновенного комитета СССРбретений и открытий35, Раушская наб., д. 4 аказ 7814/42 ТираПНИ ИПИ Государспо делам и113035, Москва, Ж/5 я 4. филиал ППП "Патент", г, Ужгород, .У разряд, О г л и ч а ю ш и й с я тем, чМ,с целью увеличения быстродействия и расширения класса решаемых задач, сумматор содержит в каждом разряде элементИ, элемент И-НЕ, второй и третий элементы ИЛИ, и, кроме того, в сумматорвведен распределитель импульсов, входкоторого подключен к управляющему входу сумматора, а выходы соединены с первымивходами элементов И-НЕ и И в каждом 1 цразряде, вторые входы которых соединены с выходами второго и третьего элемен-тов ИЛИ, а выходы соединены с первыми вторым входами первого элемента ИЛИ,третий вхоп которого, соединен с выходомпереноса из предыдущего разряда сумматора, первые входы второго и третьегоэлементов ИЛИ каждого разряда сумматора соединены с шинами параллельного ввода соответствующих разрядов первого и второго слагаемых, вторые входы второго и третьего элементов ИЛИ каждого разряда соединены с шинами последова- . тельного ввода первого и второго слагаемых,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР